[發(fā)明專利]半導(dǎo)體結(jié)構(gòu)的制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210053874.4
• 申請(qǐng)日: 2012-03-02
• 公開（公告）號(hào): CN103295955A
• 公開（公告）日: 2013-09-11
• 發(fā)明（設(shè)計(jì)）人: 沈滿華;郝靜安
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司
• 主分類號(hào): H01L21/768
• 分類號(hào): H01L21/768
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 駱蘇華

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，更為具體的，本發(fā)明涉及一種半導(dǎo)體結(jié)構(gòu)的制造方法。

背景技術(shù)

隨著半導(dǎo)體制造工藝的發(fā)展，半導(dǎo)體芯片的面積越來越小，同時(shí)，在一個(gè)半導(dǎo)體芯片上的半導(dǎo)體器件的數(shù)量也越來越多。在半導(dǎo)體電路中，半導(dǎo)體器件之間的信號(hào)傳輸需要高密度的金屬互連線，然而這些金屬互連線帶來的大電阻和寄生電容已經(jīng)成為限制半導(dǎo)體電路速度的主要因素。

在傳統(tǒng)的半導(dǎo)體工藝中，金屬鋁一般被用作半導(dǎo)體器件之間的金屬互連線，隨著半導(dǎo)體工藝的發(fā)展，金屬鋁互連線已經(jīng)部分被金屬銅互連線所替代。這是因?yàn)橐环矫娼饘巽~與金屬鋁相比具有較小的電阻值，采用金屬銅互連線可提高半導(dǎo)體器件之間信號(hào)的傳輸速度；另一方面，低介電常數(shù)(Low?K)或超低介電常數(shù)(Ultra?low?k，ULK)絕緣材料被用作金屬層間的介質(zhì)層的主要成分，減小了金屬層之間的寄生電容。

基于金屬銅互連線和Low?K或ULK的雙大馬士革(dual?damascene)工藝得到廣泛應(yīng)用。雙大馬士革工藝的特點(diǎn)就是制造多層高密度的金屬互連結(jié)構(gòu)，在一定程度上克服了大電阻和寄生電容的問題，從而使半導(dǎo)體電路更高效。雙大馬士革結(jié)構(gòu)包括通孔(via)和溝槽(trench)。

現(xiàn)有技術(shù)中形成雙大馬士革結(jié)構(gòu)可以采用三種方法：先形成通孔再形成溝槽(即via-first工藝)、先形成溝槽再形成通孔(即trench-first工藝)、自對(duì)準(zhǔn)工藝(即self-aligned工藝)。下面以自對(duì)準(zhǔn)工藝(即self-aligned工藝)進(jìn)行說明。

如圖1所示，提供半導(dǎo)體襯底100，所述半導(dǎo)體襯底100中包括用于實(shí)現(xiàn)電連接的金屬導(dǎo)線102；

如圖2所示，在所述半導(dǎo)體襯底100上形成介質(zhì)層104；

如圖3所示，在所述介質(zhì)層104上形成包含與溝槽相對(duì)應(yīng)的硬掩模圖案的硬掩模層106；

如圖4所示，在所述硬掩模層106上依次沉積掩模層108和光刻膠層，所述光刻膠層上形成有與通孔相對(duì)應(yīng)的光刻膠圖案110；

如圖5所示，以與通孔相對(duì)應(yīng)的光刻膠圖案110為掩模，刻蝕掩模層108，至露出介質(zhì)層104，去除光刻膠圖案110；

如圖6所示，以刻蝕后的掩模層108為掩模，刻蝕介質(zhì)層104至露出半導(dǎo)體襯底100中的金屬導(dǎo)線102，形成通孔；

如圖7所示，去除刻蝕后的掩模層108，以硬掩模層106為掩模，刻蝕所述介質(zhì)層104，形成溝槽。

如圖8所示，在溝槽和通孔中填充銅金屬，且進(jìn)行平坦化處理，去除硬掩模層106，金屬層的上表面與介質(zhì)層104的上表面齊平。溝槽中的銅金屬形成金屬線112，通孔中的銅金屬形成插塞112b。

通過上述技術(shù)形成雙大馬士革結(jié)構(gòu)時(shí)，在以掩模層108為掩模刻蝕介質(zhì)層104至露出半導(dǎo)體襯底100中的金屬導(dǎo)線102，以形成通孔的過程中，由于介質(zhì)層104較厚，以及位于介質(zhì)層104上的硬掩模層106較薄，導(dǎo)致刻蝕時(shí)間較長(zhǎng)，位于硬掩模層106開口處掩模層材料易被刻蝕掉，導(dǎo)致通孔的位置發(fā)生偏移，進(jìn)而導(dǎo)致介質(zhì)層104中插塞112b間的距離d變小，使包含上述雙大馬士革結(jié)構(gòu)的半導(dǎo)體器件的擊穿電壓變小，影響了所制造半導(dǎo)體器件的穩(wěn)定能和可靠性。

在申請(qǐng)?zhí)枮?0183458的美國(guó)專利申請(qǐng)文件中可以發(fā)現(xiàn)更多關(guān)于雙大馬士革結(jié)構(gòu)的技術(shù)。

發(fā)明內(nèi)容

本發(fā)明解決的問題是提供一種半導(dǎo)體結(jié)構(gòu)的制造方法，避免所形成通孔的位置發(fā)生偏移，提高所制造半導(dǎo)體器件的穩(wěn)定性和可靠性。

為解決上述問題，本發(fā)明提供了一種半導(dǎo)體結(jié)構(gòu)的制造方法，包括：

提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成介質(zhì)層，所述介質(zhì)層內(nèi)形成有硬掩模層，所述硬掩模層包含通孔圖案；

在所述介質(zhì)層上形成包含溝槽圖案的光刻膠層；

以所述包含溝槽圖案的光刻膠層為掩模對(duì)所述介質(zhì)層進(jìn)行刻蝕，至暴露出硬掩模層，以形成溝槽；

以所述硬掩模層和包含溝槽圖案的光刻膠層為掩模對(duì)形成有溝槽的介質(zhì)層進(jìn)行刻蝕，至暴露出半導(dǎo)體襯底，以形成通孔。

可選的，所述介質(zhì)層包括第一介質(zhì)層和第二介質(zhì)層，在所述半導(dǎo)體襯底上形成介質(zhì)層的步驟包括：

在所述半導(dǎo)體襯底上沉積第一介質(zhì)層；

在所述第一介質(zhì)層上涂覆光刻膠，圖形化所述光刻膠，形成包含硬掩模圖案的光刻膠層；

以所述包含硬掩模圖案的光刻膠層為掩模，刻蝕所述第一介質(zhì)層，形成硬掩模凹槽；

去除所述包含硬掩模圖案的光刻膠層；