[發明專利]高速測試電路與方法

有效

• 申請號: 201210051692.3
• 申請日: 2012-03-01
• 公開（公告）號: CN102967819A
• 公開（公告）日: 2013-03-13
• 發明（設計）人: 丁達剛;王智彬;王明弘;吳俊鵬;田立勤
• 申請（專利權）人: 補丁科技股份有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 陳肖梅;謝麗娜

技術領域

本發明涉及一種高速測試電路與方法，特別是指一種可提升測試速度而不致受限于測試儀頻率的內建高速測試電路與方法，其特別適合測試內存電路如動態隨機存取內存(DRAM)。

背景技術

現有技術中進行芯片測試(尤其是在晶圓階段測試，Wafer?level?test)時，使用測試儀產生測試頻率與測試波形(test?pattern)，經芯片的接腳輸入芯片內部，再由芯片根據測試波形產生結果輸出至測試儀，以判斷芯片是否正常。

以上現有技術的缺點是，測試的速度受限于測試儀所能產生的頻率，且測試儀至芯片的線長也對測試速度造成負面的影響。因測試儀需要將測試訊號通過大負載連接線送至芯片。

有鑒于此，本發明即針對上述現有技術的不足，提出一種內建高速測試電路與方法，可使用低速的測試儀對高速芯片(例如隨機存取內存RAM)進行高速測試。

發明內容

本發明目的之一在于克服現有技術的不足與缺陷，提出一種高速測試電路，可使用低速的測試儀對高速芯片進行高速測試。此高速測試電路可以內建于受測芯片中。

本發明的另一目的在于，提出一種高速測試方法。

為達上述目的，就其中一個觀點言，本發明提供了一種高速測試電路，其接收自一測試儀而來的測試儀頻率，并對一待測電路進行測試，包含：一倍頻電路，其接收自該測試儀頻率，產生N倍頻率的頻率輸出，其中N為正實數；一測試頻率產生器，其根據倍頻電路的輸出及測試儀頻率，產生一測試頻率，此測試頻率在低頻與高頻之間切換；一測試訊號產生器，其根據該測試頻率而操作，此測試訊號產生器產生測試訊號，以供傳送給待測電路；以及一比較電路，其比較測試訊號產生器的輸出與待測電路對測試訊號的響應訊號，產生比對結果，其中，此高速測試電路在高頻測試頻率下對待測電路進行高速測試，而在低頻測試頻率下執行低速動作。

就另一個觀點言，本發明提供了一種高速測試方法，用以對一待測電路進行測試，該方法包含：接收自一測試儀而來的測試儀頻率；根據該測試儀頻率，產生N倍頻率的頻率，其中N為正實數；根據該N倍頻率的頻率及測試儀頻率，產生一測試頻率，此測試頻率在低頻與高頻之間切換；根據該測試頻率的頻率產生測試訊號；傳送測試訊號給待測電路，以獲得待測電路對測試訊號的響應訊號；以及比較測試訊號與響應訊號，產生比對結果。

上述高速測試電路或高速測試方法中，可以產生兩個測試頻率，彼此之間具有延遲，以第一測試頻率來產生測試訊號，但待測電路以第二測試頻率來取樣該測試訊號。

上述高速測試電路或高速測試方法中，在低頻時該測試頻率可與測試儀頻率的頻率相同，在高頻時該測試頻率可與N倍頻率的頻率相同。

上述高速測試電路或高速測試方法中，可接收自測試儀而來的外部命令，并在適合時將其轉換為高頻。

下面通過具體實施例詳加說明，當更容易了解本發明的目的、技術內容、特點及其所達成的功效。

附圖說明

圖1說明本發明的第一實施例；

圖2說明本發明的第二實施例；

圖3說明本發明的第三實施例；

圖4顯示與第三實施例對應的波形圖；

圖5說明本發明的數據比對方式示意圖；

圖6A-6B說明比較電路18進行比對的兩種實施型態。

圖中符號說明

10高速測試電路

11輸出緩沖器

12倍頻電路

13接收緩沖器

14測試頻率產生器

14’測試頻率及命令產生器

15閂鎖電路

16測試訊號產生器

17緩存器

18比較電路

19邏輯電路

20待測電路

21輸出緩沖器

22主要電路

23接收緩沖器

25閂鎖電路

26閂鎖電路

27緩存器

具體實施方式

請參考圖1，其中顯示本發明的第一個實施例。在待測芯片中，除了待測電路20外，另設置了內建高速測試電路10。高速測試電路10中包含倍頻電路12、測試頻率產生器14、測試訊號產生器16、比較電路18、邏輯電路19。