[發明專利]一種適用于神經元電路的阻變憶阻器的控制方法

有效

• 申請號: 201210046710.9
• 申請日: 2012-02-27
• 公開（公告）號: CN102543172A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 黃如;楊庚雨;張耀凱;張麗杰;陳誠;潘越;蔡一茂;黃英龍;譚勝虎
• 申請（專利權）人: 北京大學
• 主分類號: G11C11/56
• 分類號: G11C11/56
• 代理公司: 北京萬象新悅知識產權代理事務所(普通合伙) 11360
• 代理人: 張肖琪

1.一種適用于神經元電路的阻變憶阻器的控制方法，所述神經元電路包括設置突觸連接的權重的學習態和進行電路計算的計算態，其特征在于，在神經元電路里，阻變憶阻器的兩個端口分別和MOS晶體管的漏端和源端相連，組成并聯結構，并分別連接于前神經元和后神經元，在MOS晶體管的柵端加上柵電壓作為控制端。

2.如權利要求1所述的控制方法，其特征在于，在學習態，在MOS晶體管的柵端加上需要的柵電壓，漏端接來自前神經元的學習輸入信號，源端通過后神經元接地，當漏端接入的學習輸入信號一定時，MOS晶體管加上柵電壓將阻變憶阻器設置到預定阻值。

3.如權利要求1所述的控制方法，其特征在于，在計算態，如果阻變憶阻器為預定阻值，控制MOS晶體管的柵電壓使得MOS晶體管處于關斷狀態；如果阻變憶阻器的阻值過大，通過在MOS晶體管的柵端加上適當的柵電壓，將并聯結構的阻值設置為預定阻值。

4.如權利要求1所述的控制方法，其特征在于，所述阻變憶阻器為阻變存儲器或相變存儲器等具有多值特性的各種新型存儲器件。

5.如權利要求1所述的控制方法，其特征在于，所述MOS晶體管是NMOSFET或PMOSFET。

6.如權利要求3所述的控制方法，其特征在于，所述學習輸入信號為直流信號或交流信號。

7.如權利要求1所述的控制方法，其特征在于，所述阻變存儲器的阻值范圍為10～10⁹歐姆。

8.如權利要求1所述的控制方法，其特征在于，所述阻變憶阻器是單極阻變憶阻器，或者是雙極阻變憶阻器。

9.如權利要求8所述的控制方法，其特征在于，所述阻變憶阻器采用雙極阻變憶阻器，當阻變憶阻器與NMOS晶體管并聯時，阻變憶阻器的正端與NMOS晶體管的漏端相連，負端與NMOS晶體管的源端相連；當阻變憶阻器與PMOS晶體管并聯時，阻變憶阻器的正端與PMOS晶體管的源端相連，負端與PMOS晶體管的漏端相連。