[發明專利]半導體裝置及半導體裝置的制造方法

有效

• 申請號: 201210043827.1
• 申請日: 2012-02-23
• 公開（公告）號: CN102651379A
• 公開（公告）日: 2012-08-29
• 發明（設計）人: 本鄉悟史;谷田一真;堀哲浩;高橋健司;沼田英夫
• 申請（專利權）人: 株式會社東芝
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 劉瑞東;陳海紅

本申請以2011年2月24日申請的日本專利申請2011-38439為基礎，享受該申請的優先權。在本申請中引用該日本專利申請的全部內容。

技術領域

本發明的實施例涉及半導體裝置及半導體裝置的制造方法。

背景技術

在背面照射型CMOS圖像傳感器中，必須將形成布線層的器件晶片和用于支持該器件晶片的支持晶片以直接接合的方式貼合，然后去除器件晶片的Si，制作用于向封裝取出電極的布線層。

如果在去除器件晶片的Si后進行光刻(lithography)工序，存在布線層與本來正確的位置相比偏移10-500nm左右的問題。特別地，在CMOS圖像傳感器中，光刻工序的容許位置偏移量嚴格，由于影響分光特性，因此直接影響晶片成品率。

發明內容

本發明要解決的課題是提供能夠有效地抑制位置偏移的半導體裝置及半導體裝置的制造方法。

實施例的半導體制造方法，其特征在于，具備：在第1基板的主表面上形成作為包含光電二極管的有源區域的光電二極管層的工序(步驟)；在所述光電二極管層上，形成包含布線以及覆蓋該布線的絕緣層的布線層的工序；在所述布線層上形成絕緣膜的工序；和以使所述光電二極管層的晶體取向和第2基板的晶體取向一致的方式將所述第2基板接合到所述第1基板的所述絕緣膜的工序。

另一實施例的半導體裝置，其特征在于，具備：基板；絕緣膜，其形成于所述基板的主表面上；布線層，其形成于所述絕緣膜上，被絕緣層覆蓋；和光電二極管層，其形成于所述布線層上，與所述基板的晶體取向一致。

根據上述構成的半導體裝置以及半導體裝置的制造方法，能夠有效地抑制位置偏移。

附圖說明

圖1是表示第1以及第2實施例的半導體裝置的制造方法的一工序的截面圖。

圖2是表示第1實施例的半導體裝置的制造方法的一工序的截面圖。

圖3是表示第1實施例的半導體裝置的制造方法的一工序的截面圖。

圖4是表示第1實施例的半導體裝置的制造方法的一工序的截面圖

圖5是表示第1實施例的半導體裝置的制造方法的一工序的截面圖。

圖6是表示第1實施例的半導體裝置的制造方法的一工序的截面圖。

圖7是表示第2實施例的半導體裝置的制造方法的一工序的截面圖。

圖8是表示第2實施例的半導體裝置的制造方法的一工序的截面圖。

圖9是表示第2實施例的半導體裝置的制造方法的一工序的截面圖。

圖10是表示第2實施例的半導體裝置的制造方法的一工序的截面圖。

圖11是表示第2實施例的半導體裝置的制造方法的一工序的截面圖。

圖12是表示第2實施例的半導體裝置的制造方法的一工序的截面圖。

具體實施方式

實施例的半導體裝置的制造方法具備：在第1基板的主表面上形成包含光電二極管的有源區域即光電二極管層的工序；在所述光電二極管層上，形成包含布線以及覆蓋該布線的絕緣層的布線層的工序；在所述布線層上形成絕緣膜的工序。實施例的半導體裝置的制造方法還具備：以使所述光電二極管層的晶體取向和第2基板的晶體取向一致的方式將所述第2基板接合到所述第1基板的所述絕緣膜的工序。

以下，參照附圖，詳細說明實施例的半導體裝置的制造方法。另外，本發明并不局限于這些實施例。

(第1實施例)

本實施例的半導體裝置的制造方法，例如能夠應用于背面照射型CMOS圖像傳感器的制造方法。以下用圖1至圖6的截面圖說明本實施例的半導體裝置的制造方法。

作為用作器件晶片的第1基板1，使用例如SOI晶片和/或單層或者多層外延(Epitaxial)基板。圖1表示將SOI晶片用作第1基板的情況的截面圖。第1基板1包括硅層10、用作后述的蝕刻停止層3發揮功能的BOX氧化膜、硅層4。

通過對硅層4(光電二極管層)反復進行光刻工序、成膜工序、蝕刻工序、離子注入工序等的被稱作FEOL(Front?End?of?Line：前段工序)的工序，形成有源層(活性層)，進一步在有源層制作晶體管和/或光電二極管等的器件。

接著，如圖2所示，通過被稱作BEOL(Back?End?ofLine：后段工序)的工序形成用于電連接的布線層7。例如，布線層7的布線70可以是大馬士革(Damaxine)構造的Cu。另外，上部布線71也可以使用Al。覆蓋布線70、上部布線71的絕緣層6例如是TEOS(Tetra?Ethyl?Ortho?Silicate：原硅酸四乙酯)膜。