[發明專利]一種橫向雙擴散金屬氧化物半導體場效應晶體管

有效

• 申請號: 201210043445.9
• 申請日: 2012-02-24
• 公開（公告）號: CN103296081A
• 公開（公告）日: 2013-09-11
• 發明（設計）人: 吳孝嘉;韓廣濤
• 申請（專利權）人: 無錫華潤上華半導體有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L29/40
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 唐立;王忠忠

技術領域

本發明屬于半導體功率器件技術領域，涉及橫向雙擴散金屬氧化物半導體場效應晶體管（Lateral?Double?Diffused?MOSFET，LDMOS）技術領域，尤其涉及降低柵-漏電容C_gd的LDMOS。

背景技術

????LDMOS作為一種功率開關器件，其具有工作電壓相對高、工藝簡單、易于同低壓CMOS電路在工藝上兼容等優點，在工作時包括有“關態（Off-state）”和“開態（On-state）”。隨著LDMOS的廣泛應用功率集成電路（Power?Integrated?Circuit，PIC）（例如電源管理芯片），對LDMOS的器件性能要求也越來越高，其中一個重要要求在于提高LDMOS的開關速度。

????影響LDMOS的開關速度的重要因素之一是柵-漏電容C_gd，也即柵極到漏極的電容，C_gd越小，LDMOS的快關速度越快，從而越適合在轉換效率要求高的情況下應用。因此，業界追求減小C_gd以減少充電時間來提升開關速度；并且，同時也不希望犧牲LDMOS的直流輸出特性，例如，崩潰電壓。

發明內容

本發明的目的在于，減小LDMOS的柵-漏電容C_gd并不導致降低LDMOS的崩潰電壓。

為實現以上目的或者其他目的，本發明提供一種LDMOS，包括：

源區，

柵介質層，

漏區，

設置在所述漏區（220）和柵介質層之間的漂移區，

設置在所述漂移區之上的場氧化層，以及

柵極；

所述柵極包括對應設置在所述柵介質層之上的第一部分和從所述第一部分延伸至部分所述場氧化層之上的第二部分；所述第二部分在溝道方向的第二長度被設置為小于預定長度值以減小所述LDMOS的柵-漏電容；

其中，所述LDMOS的崩潰電壓隨所述第二長度的變化而變化，所述LDMOS的柵極的第二部分的長度如果被設置為等于所述預定長度值時，所述LDMOS的崩潰電壓能夠基本達到最大崩潰電壓值；

并且，所述LDMOS還包括設置在場氧化層之上的用于提高LDMOS的崩潰電壓的場區輔助電極。

按照本發明一實施例的LDMOS，其中，通過設置所述場區輔助電極在溝道方向的長度以使所述LDMOS的崩潰電壓基本等于最大崩潰電壓值。

在之前所述實施例的LDMOS中，較佳地，所述場區輔助電極在溝道方向的長度基本等于所述預定長度值減去所述第二長度和所述場區輔助電極相對所述第二部分的間距之后所得的值。

在之前所述實施例的LDMOS中，所述第二長度可以等于所述預定長度值的10%至90%。

在之前所述實施例的LDMOS中，較佳地，所述第二長度等于所述預定長度值的30%。

按照本發明又一實施例的LDMOS，其中，所述LDMOS形成于第一導電類型的半導體襯底之上；

所述LDMOS還包括：

形成在所述半導體襯底中的第一導電類型的第一阱；

形成在所述半導體襯底中的第二導電類型的第二阱。

在之前所述任一實施例的LDMOS中，較佳地，所述源區形成于所述第一阱中，所述漏區形成于所述第二阱中。

在之前所述任一實施例的LDMOS中，較佳地，所述第一導電類型為P型，所述第二導電類型為N型。

在之前所述任一實施例的LDMOS中，較佳地，所述場區輔助電極接地。

在之前所述任一實施例的LDMOS中，較佳地，所述場區輔助電極的被設置在相對靠近所述漏區一側的所述場氧化層之上。

在之前所述任一實施例的LDMOS中，較佳地，所述LDMOS應用于開關式電源管理芯片。

本發明的技術效果是，通過縮短覆蓋在場氧化區之上的柵極部分的長度，減小柵-漏電容；并同時通過在柵極未覆蓋的場氧化區上設置場區輔助電極，降低場氧化區之下的表面電場，從而提高崩潰電壓，提高的崩潰電壓的大小基本等于因場氧化區之上的柵極部分的長度的縮短所導致的崩潰電壓的減小部分。因此，本發明的LDMOS柵-漏電容C_gd小，開關速度快，并且，崩潰電壓高，直流輸出特性好。

附圖說明

從結合附圖的以下詳細說明中，將會使本發明的上述和其他目的及優點更加完全清楚，其中，相同或相似的要素采用相同的標號表示。