[發明專利]用于雙重圖樣化設計的掩模偏移感知RC提取

有效

• 申請號: 201210042553.4
• 申請日: 2012-02-22
• 公開（公告）號: CN102841500A
• 公開（公告）日: 2012-12-26
• 發明（設計）人: 蘇哿穎;王中興;管瑞豐;趙孝蜀;鄭儀侃
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G03F1/68
• 分類號: G03F1/68;G06F17/50
• 代理公司: 北京德恒律師事務所 11306
• 代理人: 陸鑫;房嶺梅

1.一種方法，包括：

從非易失性計算機可讀存儲介質中檢索集成電路設計的布局；

根據所述布局生成多個雙重圖樣化分解部，所述多個雙重圖樣化分解部的每一個都包括被分離為雙重圖樣化掩模組的第一掩模和第二掩模的圖樣；

確定所述第一掩模和所述第二掩模之間的最大偏移，其中，所述最大偏移是用于在晶片上實施所述布局的制造工藝中的最大預期掩模偏移；以及

對于所述多個雙重圖樣化分解部的每一個，仿真最壞情況的性能值，其中，使用由所述最大偏移限定的范圍內的掩模偏移來執行仿真步驟，以及其中，仿真步驟包括：

根據所述圖樣之間的間隔計算所述圖樣的電容，其中，使用高階方程式或分段方程式執行計算步驟，以及其中，所述高階方程式將所述圖樣的電容表示為所述間隔的高階函數，以及其中，所述分段方程式將所述電容表示為所述間隔的分段函數。

2.根據權利要求1所述的方法，還包括：

比較所述多個雙重圖樣化分解部的最壞情況的性能值；

從所述多個雙重圖樣化分解部中選擇一個分解，其中，所述一個分解部的最壞情況的性能值在所述多個雙重圖樣化分解部的最壞情況的性能值中是最好的；以及

使用所述一個分解部來在晶片上執行雙重圖樣化光刻步驟。

3.根據權利要求1所述的方法，還包括：

生成技術文件，所述技術文件包括：

作為所述圖樣之間的間隔的函數的所述布局中圖樣的電容；以及

在所述間隔中改變的所述電容的電容敏感度，其中，在仿真所述多個雙重圖樣化分解部的每一個的最壞情況的性能值的步驟中使用所述技術文件。

4.根據權利要求3所述的方法，還包括：

從所述技術文件中檢索初始電容；

執行計算所述電容的步驟，以根據所述初始電容和所述掩模偏移中的一個生成新電容；以及

使用所述新電容來計算所述集成電路設計的性能值，所述性能值對應于所述掩模偏移中的一個。

5.根據權利要求1所述的方法，使用具有等于或大于2的階次的高階方程式來執行計算所述電容的步驟。

6.根據權利要求5所述的方法，還包括：

從技術文件中檢索所述高階方程式的表征參數；以及

使用從所述技術文件中檢索的所述高階方程式的所述表征參數來執行計算所述電容的步驟。

7.根據權利要求1所述的方法，其中，使用所述分段方程式來執行計算所述電容的步驟。

8.一種方法，包括：

從非易失性計算機可讀存儲介質中檢索集成電路設計的布局；

根據所述布局生成多個雙重圖樣化分解部，所述多個雙重圖樣化分解部的每一個都包括被分離為雙重圖樣化掩模組的第一掩模和第二掩模的圖樣；

將所述布局中的所述圖樣的電容確定為所述圖樣之間的間隔的函數，其中，通過具有等于或大于2的階次的高階方程式來表示所述函數；

確定所述第一掩模和所述第二掩模之間的最大偏移，其中，所述最大偏移是用于在硅晶片上實施所述布局的制造工藝中的最大預期的偏移；

使用所述最大偏移和所述高階方程式來計算所述圖樣的新電容；

對于所述多個雙重圖樣化分解部的每一個，使用所述新電容來計算性能值；

比較所述多個雙重圖樣化分解部的性能值，以選擇所述多個雙重圖樣化分解部中的一個，所述多個雙重圖樣化分解部中的一個的性能值在所有的所述多個雙重圖樣化分解中是最好的；以及

使用所述多個雙重圖樣化分解部中的一個來制造雙重圖樣化掩模組。