[發明專利]多芯片堆棧的封裝件及其制法

無效

• 申請號: 201210040754.0
• 申請日: 2012-02-21
• 公開（公告）號: CN103208486A
• 公開（公告）日: 2013-07-17
• 發明（設計）人: 蔡芳霖;江政嘉;劉正仁;施嘉凱;張翊峰
• 申請（專利權）人: 矽品精密工業股份有限公司
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L23/495
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

1.一種多芯片堆棧的封裝件，其包括：

基板；

多個具有電極墊的半導體芯片，其交錯地堆棧于該基板上，各該半導體芯片突出于鄰接的該半導體芯片，各該半導體芯片上接置有對應電性連接該電極墊的導接端，該導接端的一端則突出于各該半導體芯片的一側邊；以及

導電組件，其用以電性連接該基板及該導接端。

2.根據權利要求1所述的多芯片堆棧的封裝件，其特征在于，該封裝件還包括U形導接端，其中間段連接該電極墊，且該U形導接端的兩端突出于各該半導體芯片的該側邊。

3.根據權利要求1所述的多芯片堆棧的封裝件，其特征在于，該半導體芯片上還設有導線架本體部。

4.根據權利要求3所述的多芯片堆棧的封裝件，其特征在于，該本體部包括一矩形體或多個L形體。

5.根據權利要求1所述的多芯片堆棧的封裝件，其特征在于，該導接端借由異方性導電膠電性連接至各該電極墊。

6.一種多芯片堆棧的封裝件，其包括：

基板；

多個具有電極墊的半導體芯片，其堆棧于該基板上，各該半導體芯片上接置有對應電性連接該電極墊的導接端，該導接端的一端突出于各該半導體芯片的一側邊，且該等半導體芯片間還設有導線架本體部；以及

導電組件，其用以電性連接該基板及該導接端。

7.根據權利要求6所述的多芯片堆棧的封裝件，其特征在于，該導接端借由異方性導電膠電性連接至各該電極墊。

8.一種多芯片堆棧的封裝件的制法，其包括：

于一基板上交錯地堆棧多個具有電極墊的半導體芯片，各該半導體芯片突出于鄰接的該半導體芯片，各該半導體芯片上接置有對應電性連接該電極墊的導接端，且該導接端的一端突出于各該半導體芯片的一側邊；以及

以多個導電組件電性連接該基板及該導接端。

9.根據權利要求8所述的多芯片堆棧的封裝件的制法，其特征在于，該半導體芯片的制作步驟包括：

于一承載板上接置具有多個電極墊的基材；

切割該基材，而成為多個具有該電極墊的半導體芯片；

于該等半導體芯片上接置橫跨該等半導體芯片的導線架，且該導線架具有多個對應電性連接至該電極墊的導接端；

切割該導線架，并令各該導接端的一端突出于各該半導體芯片的一側邊；以及

移除該承載板，以分離該等半導體芯片。

10.根據權利要求9所述的多芯片堆棧的封裝件的制法，其特征在于，該導線架還具有本體部，該本體部與導接端分別接置在不同的該半導體芯片上。

11.根據權利要求10所述的多芯片堆棧的封裝件的制法，其特征在于，于切割該導線架后，還包括移除該本體部。

12.根據權利要求8所述的多芯片堆棧的封裝件的制法，其特征在于，該導接端借由異方性導電膠電性連接至各該電極墊。

13.根據權利要求9所述的多芯片堆棧的封裝件的制法，其特征在于，切割該導線架的切割線寬度小于切割該基材的切割線寬度。

14.根據權利要求9所述的多芯片堆棧的封裝件的制法，其特征在于，該導線架包括多個具有該導接端的U形體，各該U形體的兩端分別電性連接至不同該半導體芯片的電極墊。

15.根據權利要求14所述的多芯片堆棧的封裝件的制法，其特征在于，該導線架的切割包括先切割各該U形體的中間段，再切割各該U形體的兩臂段。

16.根據權利要求14所述的多芯片堆棧的封裝件的制法，其特征在于，切割各該U形體的中間段后，還包括借由該U形體的兩臂段進行電性測試，再切割各該U形體的兩臂段。

17.根據權利要求9所述的多芯片堆棧的封裝件的制法，其特征在于，該導線架呈網狀分布并連接全部該等半導體芯片。

18.根據權利要求9所述的多芯片堆棧的封裝件的制法，其特征在于，部分該導接端借由一中間段相連以構成U形導接端，其中間段連接該電極墊，且該U形導接端的兩端突出于各該半導體芯片的一側邊。