[發明專利]RC觸發ESD保護器件

有效

• 申請號: 201210040054.1
• 申請日: 2012-02-20
• 公開（公告）號: CN102882198A
• 公開（公告）日: 2013-01-16
• 發明（設計）人: 劉燕霖;陳國基;楊子毅
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H02H9/00
• 分類號: H02H9/00;H02H9/04
• 代理公司: 北京德恒律師事務所 11306
• 代理人: 陸鑫;房嶺梅

技術領域

本發明涉及半導體領域，更具體地，本發明涉及一種RC觸發ESD保護器件。

背景技術

靜電放電(ESD)為由于靜電電荷的積聚在兩個物體之間的流動的快速放電。因為快速放電可能產生相對較大電流，所以ESD可能破壞半導體器件。為了減少由于ESD所導致的半導體故障，開發了ESD保護電路，從而提供了電流放電路徑。當發生ESD事件時，會通過放電路徑傳導放電電流，而沒有流經要保護的放電電路。

在半導體技術中，廣泛地使用電阻電容(RC)觸發ESD保護電路。RC觸發ESD保護電路可以包括：放電晶體管、驅動器、以及ESD尖峰信號檢測電路。ESD尖峰檢測電路可以包括：串聯連接的電阻元件和電容元件，從而形成RC檢測電路。將在電阻元件和電容元件之間的節點經由驅動器連接至放電晶體管的柵極。選擇通過電阻元件和電容元件所形成的時間常數，從而使得當ESD保護器件在正常的上電模式下運行時，放電晶體管截止。另一方面，當在連接ESD保護電路的電源總線上出現ESD尖峰信號時，放電晶體管導通。導通的放電晶體管可以提供從電源總線至地線的ESD電流的旁路，從而將電源總線的電壓箝位在低于內部電路規定的最大額定電壓的電平，進而有助于防止較大的電壓尖峰信號損害要保護的內部電路。

為了實現魯棒ESD保護并且避免誤觸發，在ESD電壓尖峰信號的上升時間和正常上電的上升時間之間選擇觸發電路的RC時間常數。當沒有正確設置RC時間常數時，放電晶體管在正常上電條件期間導通。因此，可能會產生泄漏電流。

功耗已經成為半導體集成電路的重要性能指標。來自ESD保護電路的泄漏電流可能導致不必要的功耗。通過采用低泄漏電流ESD保護電路，可以改善半導體芯片的總功耗。

發明內容

為了解決現有技術中所存在的問題，根據本發明的一個方面，提供了一種器件，包括：本征n型金屬氧化物半導體(NMOS)晶體管，連接在第一電壓電勢和電容器的第一端之間；電阻元件，連接在所述第一電壓電勢和所述電容器的第一端之間；以及所述電容器，具有連接至第二電壓電勢的第二端。

在該器件中，所述電容器通過并聯連接的多個金屬氧化物半導體(MOS)電容器形成。

在該器件中，所述電阻元件包括串聯連接的多個p型金屬氧化物半導體(PMOS)晶體管，所述多個p型金屬氧化物半導體晶體管中的每一個都具有連接至所述第二電壓電勢的柵極。

在該器件中，進一步包括：電阻器，連接在所述多個PMOS晶體管的柵極和所述第二電壓電勢之間。

在該器件中，所述電阻元件包括串聯連接的多個NMOS晶體管，所述多個NMOS晶體管中的每一個都具有連接至所述第一電壓電勢的柵極。

在該器件中，進一步包括：電阻器，連接在所述多個NMOS晶體管的柵極和所述第一電壓電勢之間。

在該器件中，所述本征NMOS晶體管包括并聯連接或串聯連接的多個本征NMOS晶體管。

根據本發明的另一方面，提供了一種系統，包括：放電晶體管，連接在第一電壓電勢和第二電壓電勢之間；驅動電路，生成提供到所述放電晶體管的柵極端的輸出信號；以及觸發器件，具有連接至所述驅動電路的輸出端，包括：本征n型金屬氧化物半導體(NMOS)晶體管，連接在所述第一電壓電勢和電容器的第一端之間；電阻元件，連接在所述第一電壓電勢和所述電容器的第一端之間；以及所述電容器，具有連接至所述第二電壓電勢的第二端。

在該系統中，所述放電晶體管包括并聯連接的多個NMOS晶體管。

在該系統中，所述驅動電路包括串聯連接的奇數個反相器。

在該系統中，所述放電晶體管包括并聯連接的多個p型金屬氧化物半導體(PMOS)晶體管。

在該系統中，所述驅動電路包括串聯連接的偶數個反相器。

在該系統中，所述驅動電路為反相器，所述反相器包括：PMOS晶體管，具有連接至所述第一電壓電勢的源極；以及NMOS晶體管，具有連接至所述PMOS晶體管的漏極的漏極，連接至所述第二電壓電勢的源極，以及連接至所述PMOS晶體管的柵極的柵極。

在該系統中，所述觸發器件、所述驅動電路、以及所述放電晶體管被配置為使得：當靜電放電(ESD)尖峰信號被施加至所述第一電壓電勢時，電流流過所述放電晶體管；并且當所述系統在上電模式下運行時，所述放電晶體管截止。