[發明專利]ddr系列pcb板時序補償方法、系統及終端

有效

• 申請號: 201210037806.9
• 申請日: 2012-02-17
• 公開（公告）號: CN103257309A
• 公開（公告）日: 2013-08-21
• 發明（設計）人: 操冬華;胡勝發
• 申請（專利權）人: 安凱(廣州）微電子技術有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 深圳中一專利商標事務所 44237
• 代理人: 張全文

1.一種ddr系列pcb板時序補償方法，其特征在于，所述方法包括下述步驟：

對pcb板的布板設計進行仿真，以測試出所述pcb板的布板設計的同步信號的時序偏差時間；

對所述pcb板的布板設計對應的實際pcb板進行測試，以測試出所述實際pcb板上同步信號的時序偏差時間；

根據所述實際pcb板上同步信號的時序偏差時間校準所述pcb板的布板設計的同步信號的時序偏差時間；

結合實際測量的主控端單個延時電路的延時單元時間和所述實際pcb板上同步信號的時序偏差時間，確定需設置的主控端補償的最少單個延時電路單元個數；

結合主控端的單個延時電路的延時單元時間長度和校準后的所述pcb板的布板設計的同步信號的時序偏差時間，設置主控端的補償延時電路單元個數以使校準后的所述pcb板的布板設計的同步信號達到同步。

2.如權利要求1所述的方法，其特征在于，所述結合實際測量的主控端單個延時電路的延時單元時間和所述實際pcb板上同步信號的時序偏差時間，確定需設置的主控端補償的最少單個延時電路單元個數的步驟具體包括：

實際測量單個延時電路的延時單元時間；

獲取所述實際pcb板上同步信號的最大時序偏差時間，并將所述實際pcb板上同步信號的最大時序偏差時間除以所述單個延時電路的延時單元時間，所得商為需設置的主控端補償的最少單個延時電路單元個數。

3.如權利要求1所述的方法，其特征在于，所述結合主控端的單個延時電路的延時單元時間長度和校準后的所述pcb板的布板設計的同步信號的時序偏差時間，設置主控端的補償延時電路單元個數以使校準后的所述pcb板的布板設計的同步信號達到同步的步驟具體包括：

確定同步校準后pcb板的布板設計的每個同步信號的時序偏差時間所需要的單個延時電路單元個數；

結合所述主控端的補償的最少單個延時電路單元個數，將所述同步校準后pcb板的布板設計的每個同步信號的時序偏差時間所需要的單個延時電路單元個數進行串聯組合，以獲取同步校準后的pcb板的布板設計的同步信號的主控端的延時電路。

4.如權利要求1至3任一項所述的方法，其特征在于，在所述設置主控端的補償延時電路單元個數的步驟之后，進一步包括下述步驟：

對安裝所述pcb板的終端進行時序測試，并根據測試結果修正所述pcb板同步信號的時序偏差。

5.一種ddr系列pcb板時序補償系統，其特征在于，所述系統包括：

仿真信號時序偏差時間測量單元，用于對pcb板的布板設計進行仿真，以測試出所述pcb板的布板設計的同步信號的時序偏差時間；

實際信號時序偏差時間測量單元，用于對所述pcb板的布板設計對應的實際pcb板進行測試，以測試出所述實際pcb板上同步信號的時序偏差時間；

仿真信號時序偏差時間校準單元，用于根據所述實際pcb板上同步信號的時序偏差時間校準所述pcb板的布板設計的同步信號的時序偏差時間；

單個延時電路個數確定單元，用于結合實際測量的主控端單個延時電路的延時單元時間和所述實際pcb板上同步信號的時序偏差時間，確定需設置的主控端補償的最少單個延時電路單元個數；

延時電路設置單元，用于結合主控端的單個延時電路的延時單元時間長度和校準后的所述pcb板的布板設計的同步信號的時序偏差時間，設置主控端的補償延時電路單元個數以使校準后的所述pcb板的布板設計的同步信號達到同步。

6.如權利要求5所述的系統，其特征在于，所述單個延時電路個數確定單元包括：

單個延時電路的延時時間測量模塊，用于實際測量單個延時電路的延時單元時間；

單個延時電路個數獲取模塊，用于獲取所述實際pcb板上同步信號的最大時序偏差時間，并將所述實際pcb板上同步信號的最大時序偏差時間除以所述單個延時電路的延時單元時間，所得商為需設置的主控端補償的最少單個延時電路單元個數。