[發明專利]FSK解調電路

有效

• 申請號: 201210036283.6
• 申請日: 2012-02-17
• 公開（公告）號: CN102647380A
• 公開（公告）日: 2012-08-22
• 發明（設計）人: 羽深貴光
• 申請（專利權）人: 拉碧斯半導體株式會社
• 主分類號: H04L27/14
• 分類號: H04L27/14
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 李浩;王忠忠

技術領域

本發明涉及一種FSK接收機，特別涉及FSK接收機的FSK解調電路。

背景技術

在現有的FSK接收機中包含的FSK解調電路如圖1所示，通常具有:頻率檢波電路11、頻率偏移除去電路12以及碼元（symbol）定時再現電路13。頻率檢波電路11將作為接收IF信號的FSK調制波的頻率偏移信息變換為振幅值，生成頻率檢波信號。頻率偏移除去電路12除去頻率檢波信號中的、由發送機以及接收機各自的局部振蕩器的頻率誤差產生的頻率偏移分量。碼元定時再現電路13基于頻率偏移除去后的檢波信號，生成最佳的碼元定時并進行數據判定。

作為用于實現頻率偏移除去電路12的一個方法，有從頻率檢波波形中提取2次微分為零的點(拐點)、對其進行平均化后計算出頻率偏移分量的方法(參照專利文獻1)。

在頻率偏移除去電路12采用了基于該拐點提取的方法的情況下，頻率偏移除去電路例如圖2所示，由拐點檢測電路21、平均化電路22以及減法電路23構成。拐點檢測電路21將作為頻率檢波電路11的輸出信號的頻率檢波信號S0作為輸入，生成該頻率檢波信號的拐點定時。平均化電路22對作為拐點檢測電路21的輸出的拐點定時的振幅值進行平均化。減法電路23從頻率檢波電路11的輸出信號中減去作為平均化電路22的輸出信號的、平均化后的拐點定時的振幅信息(頻率偏移信號)，輸出頻率偏移除去后的頻率檢波信號。

拐點檢測電路21例如圖3所示那樣構成。圖3的拐點檢測電路21是以碼元速率的16倍速度的工作時鐘來檢測拐點的情況下的電路結構。拐點檢測電路21包括：16級移位寄存器31，對應于工作時鐘，對頻率檢波信號S0進行采樣，將該采樣值作為頻率檢波信號S0的振幅值，儲存1個碼元的量；減法電路C1，進行移位寄存器31的第1個輸出與移位寄存器31的第8個輸出的減法；減法電路C2，進行移位寄存器31的第9個輸出與移位寄存器31的第16個輸出的減法；減法電路C3，進行減法電路C1的輸出與減法電路C2的輸出的減法；減法電路C4，進行移位寄存器31的第1個輸出與移位寄存器31的第16個輸出的減法；絕對值化電路C5，計算出減法電路C3的輸出的絕對值；絕對值化電路C6，計算出減法電路C4的輸出的絕對值；比較電路C7，將絕對值化電路C5的輸出值與閾值A、B進行大小比較；比較電路C8，將絕對值化電路C6的輸出值與閾值C進行大小比較；“與”電路C9，對比較電路C7、C8的輸出進行“與”運算；邊緣（edge）檢測電路C10，檢測“與”電路C9的輸出的上升沿；以及頻率預偏移（pre?frequency?offset）生成電路C11，從作為邊緣檢測電路C10的輸出的拐點定時信號與頻率檢波電路11的輸出信號中提取出在拐點定時的頻率檢波值。再有，減法電路C1～C3、絕對值化電路C6以及比較電路C8構成拐點提取電路32，減法電路C4、絕對值化電路C5以及比較電路C7構成振幅監視電路33。

在上述結構的拐點檢測電路21中，輸入的頻率檢波信號S0的電平一邊與工作時鐘同步地保存在移位寄存器31中，一邊向移位寄存器序號從第1個至第16個的方向一個一個地移位。在此，對于圖4所示波形的頻率檢波信號S0，設當前從移位寄存器31的第1個至第16個的各輸出如圖4所示具有信號電平。拐點提取電路32得到減法電路C1的運算結果S1以及減法電路C2的運算結果S2分別為b-a以及d-c，分別使用工作時鐘求出相當于8個時鐘的量的期間的頻率檢波信號的傾斜。進而，計算出基于減法電路C3的差分的差S2-S1=(d-c)-(b-a)，并由絕對值化電路C6計算|(d-c)-(b-a)|。因為2個差分S2、S1的差相當于2次微分值，故能夠將為閾值C以下的點視為拐點。因此，該拐點能夠根據比較電路C8的輸出得到。

此外，為了防止噪聲導致的拐點的錯誤檢測而具有上述的振幅監視電路33。振幅監視電路33在檢測到接收IF信號的頻率檢波信號振幅(峰值間的值)S3為閾值A以上或閾值B以下的振幅的情況下視為具有噪聲的功能。從比較電路C7中得到表示有無該噪聲的輸出。

在由于S3≥A或S3≤B而被振幅監視電路33視為噪聲的定時，“與”電路C9由拐點提取電路32檢測到拐點的情況下，設該拐點無效。另一方面，在滿足了B<S3<A的條件的狀態下，在由拐點提取電路32檢測到拐點的情況下，設該拐點有效。