[發明專利]FSK解調電路

有效

• 申請號: 201210036283.6
• 申請日: 2012-02-17
• 公開（公告）號: CN102647380A
• 公開（公告）日: 2012-08-22
• 發明（設計）人: 羽深貴光
• 申請（專利權）人: 拉碧斯半導體株式會社
• 主分類號: H04L27/14
• 分類號: H04L27/14
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 李浩;王忠忠

1.一種FSK解調電路，具有：頻率檢波部，生成頻率檢波信號，該頻率檢波信號表示對應于所接收到的FSK調制波的頻率偏移的振幅值；頻率偏移除去部，由拐點檢測電路檢測所述頻率檢波信號的拐點，對應于所述拐點的檢測時刻的所述頻率檢波信號，除去所述頻率檢波信號的頻率偏移分量；以及數據解調部，對應于由所述頻率偏移除去部除去了所述頻率偏移分量的所述頻率檢波信號，得到解調數據，其特征在于，

所述拐點檢測電路具有：

拐點提取部，按規定的每個工作時鐘對所述頻率檢波信號的振幅值進行采樣，對應于采樣值的變化，提取所述拐點；

振幅判定部，判定由所述拐點提取部提取到的所述拐點前后的所述頻率檢波信號的采樣值的峰值間的大小是否在第一規定范圍內；

前導判定部，判定所述提取到的所述拐點所屬的碼元以及其前一個碼元中的至少一個碼元的最初的采樣值與最終的采樣的差分是否在第二規定范圍內；以及

“與”部，在由所述振幅判定部判定為所述峰值間的大小在所述第一規定范圍內并且由所述前導判定部判定為所述差分在所述第二規定范圍內時，將由所述拐點提取部提取到的所述拐點作為正規的拐點。

2.根據權利要求1所述的FSK解調電路，其特征在于，

所述拐點提取部具有：對應于工作時鐘，對所述頻率檢波信號的振幅值進行采樣，并保持多個碼元的量的移位寄存器，對應于1個碼元的量的所述頻率檢波信號的多個采樣值求出2次微分值，提取所述2次微分值為第一閾值以下的采樣點作為所述拐點。

3.根據權利要求2所述的FSK解調電路，其特征在于，

所述前導判定部包括：第一前導判定部，判定所述提取到的當前碼元的所述拐點的采樣值與所述當前碼元的最終的采樣值的第一差分是否在所述第二規定的范圍內；以及第二前導判定部，判定比所述提取到的所述當前碼元的所述拐點的采樣值提前一個碼元的量的采樣值與所述當前碼元的所述拐點剛好之前的采樣值的第二差分是否在所述第二規定范圍內，

所述“與”部在由所述振幅判定部判定為所述峰值間的大小在所述第一規定范圍內、由所述第一前導判定部判定為所述第一差分在所述第二規定范圍內、并且由所述第二前導判定部判定為所述第二差分在所述第二規定范圍內時，將由所述拐點提取部提取到的所述拐點作為正規的拐點。

4.根據權利要求1所述的FSK解調電路，其特征在于，在

由所述前導判定部判定為所述差分在所述第二規定范圍內的時間為在碼元周期內所述解調數據所表示的邏輯發生了反轉的時間。

5.根據權利要求2所述的FSK解調電路，其特征在于，

所述移位寄存器由32級移位寄存器構成，

所述拐點提取部具有：第一減法電路，從所述32級移位寄存器的第16個輸出中減去其第9個輸出；第二減法電路，從所述32級移位寄存器的第24個輸出中減去其第17個輸出；第3減法電路，從所述第二減法電路的輸出中減去所述第一減法電路的輸出；第一絕對值化電路，計算所述第三減法電路的輸出的絕對值；以及第一比較電路，將所述第一絕對值化電路的計算出的絕對值與所述第1閾值進行大小比較，

所述振幅判定部具有：第四減法電路，從所述32級移位寄存器的第16個輸出中減去其第1個輸出；第二絕對值化電路，計算所述第四減法電路的輸出的絕對值；以及第二比較電路，將所述第二絕對值化電路的計算出的絕對值與表示所述第一規定范圍的第二閾值及第三閾值進行大小比較，

所述第一前導判定部由將所述第二絕對值化電路的計算出的絕對值與第四閾值進行大小比較的第三比較電路構成，

所述第二前導判定部具有：第五減法電路，從所述32級移位寄存器的第32個輸出中減去其第17個輸出；第三絕對值化電路，計算所述第五減法電路的輸出的絕對值；以及第四比較電路，將所述第三絕對值化電路的計算出的絕對值與所述第四閾值進行大小比較，

所述“與”部具有：延遲電路，使所述第二比較電路的輸出延遲1個碼元的量的時間；以及“與”電路，取所述第一比較電路的輸出、所述第三比較電路的輸出、所述第四比較電路的輸出以及所述延遲電路的輸出的“與”。