[發(fā)明專利]一種單端操作的亞閾值存儲單元電路無效
| 申請?zhí)枺?/td> | 201210036104.9 | 申請日： | 2012-02-17 |
| 公開（公告）號： | CN102592660A | 公開（公告）日： | 2012-07-18 |
| 發(fā)明（設(shè)計）人： | 吳秀龍;柏娜;譚守標(biāo);李正平;孟堅;陳軍寧;徐超;代月花;龔展立 | 申請（專利權(quán)）人： | 安徽大學(xué) |
| 主分類號： | G11C11/413 | 分類號： | G11C11/413 |
| 代理公司： | 南京經(jīng)緯專利商標(biāo)代理有限公司 32200 | 代理人： | 奚幼堅 |
| 地址： | 230601 安徽省*** | 國省代碼： | 安徽;34 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 一種 操作 閾值 存儲 單元 電路 | ||
【權(quán)利要求書】：
1.一種單端操作的亞閾值存儲單元電路，其特征在于：設(shè)有兩個PMOS管P1、P2及七個NMOS管N1～N7，兩個PMOS管P1及P2的體端均分別與各自的源級連接后與電源電壓Vdd連接，PMOS管P1的漏極與NMOS管N3、N4、N6的漏極、NMOS管N2的柵極以及PMOS管P2的柵極連接在一起，PMOS管P1的柵極與NMOS管N1、N7的柵極、PMOS管P2的漏極以及NMOS管N2的漏極連接在一起，七個NMOS管N1～N7的體端以及NMOS管N1、N2、N7的源極均接地，NMOS管N1的漏極與NMOS管N3、N4的源級連接在一起，NMOS管N3的柵極連接行寫控制信號RWR，NMOS管N4的柵極連接列寫控制信號CWR，NMOS管N5的柵極連接讀字線RWL，NMOS管N5的漏極連接讀位線RBL，NMOS管N5的源極連接NMOS管N7的漏極，NMOS管N6的柵極連接寫字線WWL，NMOS管N6的源極連接寫位線WBL。
下載完整專利技術(shù)內(nèi)容需要扣除積分，VIP會員可以免費下載。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于安徽大學(xué)，未經(jīng)安徽大學(xué)許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201210036104.9/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
