[發明專利]半導體元件的制作方法

無效

• 申請號: 201210036091.5
• 申請日: 2012-02-15
• 公開（公告）號: CN103021861A
• 公開（公告）日: 2013-04-03
• 發明（設計）人: 章正欣;陳逸男;劉獻文
• 申請（專利權）人: 南亞科技股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/8238
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 姜燕;邢雪紅

1.一種半導體元件的制作方法，其特征在于，包括：

提供一基底；

形成一柵極介電層于該基底上；

形成一柵電極于該柵極介電層上；

形成一間隔件于該柵極介電層和該柵電極的側壁；

使用包括多個燈源和一偏壓施加系統的快速熱工藝裝置摻雜該基底，形成一源極/漏極區，在該快速熱工藝裝置中，所述多個燈源照射氣態摻雜物，使氣態摻雜物激發成摻雜離子，且摻雜離子受到該偏壓施加系統施加的偏壓產生移動，摻雜入該基底中。

2.根據權利要求1所述的半導體元件的制作方法，還包括對該基底進行一退火步驟，其特征在于該摻雜和該退火步驟于該快速熱工藝裝置中進行。

3.根據權利要求2所述的半導體元件的制作方法，其特征在于使用該快速熱工藝裝置摻雜該基底，對該基底產生較少的晶格損壞，或完全不會造成晶格損壞。

4.根據權利要求2所述的半導體元件的制作方法，其特征在于該退火步驟將該基底加熱至700℃～1200℃。

5.根據權利要求1所述的半導體元件的制作方法，其特征在于該施加的偏壓為10V～500V。

6.根據權利要求1所述的半導體元件的制作方法，其特征在于該間隔件由四乙基硅氧烷形成。

7.根據權利要求1所述的半導體元件的制作方法，其特征在于該氣態摻雜物包括硼或磷。

8.根據權利要求1所述的半導體元件的制作方法，其特征在于形成柵極介電層于該基底上和形成柵電極于該柵極介電層上的步驟包括：

形成一柵極介電材料層于該基底上；

形成一柵極層于該柵極介電層上；及

以光刻方式對該柵極介電材料層和該柵極層進行圖案化工藝。

9.根據權利要求1所述的半導體元件的制作方法，其特征在于形成間隔件于該柵極介電層和該柵電極的側壁的步驟包括：

形成一間隔件層于該柵電極和該柵極介電層的側壁；及

進行一非等向性蝕刻工藝，以蝕刻該間隔件層。

10.一種半導體元件的制作方法，特征在于，包括：

提供一基底，包括一NMOS區和一PMOS區；

形成一柵極介電層和一柵電極于該基底的NMOS區和PMOS區上；

形成一第一間隔件層于該柵電極和該基底上；

形成一第一光致抗蝕劑層于該基底的PMOS區上方；

以該PMOS區中的第一光致抗蝕劑層作為掩模，蝕刻該NMOS區中的第一間隔件層，形成一第一間隔件；

移除該第一光致抗蝕劑層；

使用包括多個燈源和一偏壓施加系統的快速熱工藝裝置摻雜該基底，于該NMOS區形成一第一源極/漏極區，所述多個燈源照射第一氣態摻雜物，使該第一氣態摻雜物激發成第一摻雜離子，且該第一摻雜離子受到該偏壓施加系統施加的偏壓產生移動，摻雜入該基底的NMOS區中；

形成一第二間隔件層于該基底的NMOS區和PMOS區上方；

形成一第二光致抗蝕劑層于該基底的NMOS區上方；

以該第二光致抗蝕劑層作為掩模，蝕刻該PMOS區中的第二間隔件層；

以該NMOS區的第二光致抗蝕劑層作為掩模，蝕刻該PMOS區中的第一間隔件層，形成一第二間隔件；

移除該第二光致抗蝕劑層；及

使用包括多個燈源和偏壓施加系統的該快速熱工藝裝置摻雜該基底，于該PMOS區形成一第二源極/漏極區，所述多個燈源照射第二氣態摻雜物，使該第二氣態摻雜物激發成第二摻雜離子，且該第二摻雜離子系受到該偏壓施加系統施加的偏壓產生移動，摻雜入該基底的PMOS區中。

11.根據權利要求10所述的半導體元件的制作方法，還包括對該基底進行一退火步驟，其特征在于該摻雜NMOS區和PMOS區與該退火步驟于該快速熱工藝裝置中進行。

12.根據權利要求11所述的半導體元件的制作方法，其特征在于使用該快速熱工藝裝置摻雜該基底對該基底產生較少的晶格損壞，或完全不會造成晶格損壞。

13.根據權利要求11所述的半導體元件的制作方法，其特征在于該退火步驟將該基底加熱至700℃～1200℃。

14.根據權利要求10所述的半導體元件的制作方法，其特征在于該施加的偏壓為10V～500V。