[發(fā)明專利]具有水平準(zhǔn)同軸電纜結(jié)構(gòu)的隧穿晶體管及其形成方法

有效

• 申請?zhí)枺?/td>: 201210035782.3
• 申請日: 2012-02-16
• 公開（公告）號: CN102593177A
• 公開（公告）日: 2012-07-18
• 發(fā)明（設(shè)計）人: 崔寧;梁仁榮;王敬;許軍
• 申請（專利權(quán)）人: 清華大學(xué)
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/10;H01L21/336
• 代理公司: 北京清亦華知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11201
• 代理人: 張大威

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體設(shè)計和制造技術(shù)領(lǐng)域，特別涉及一種具有水平準(zhǔn)同軸電纜結(jié)構(gòu)的隧穿晶體管及其形成方法。

背景技術(shù)

長期以來，為了獲得更高的芯片密度、更快的工作速度以及更低的功耗。金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管(MOSFET)的特征尺寸一直遵循著所謂的摩爾定律(Moore’s?law)不斷按比例縮小，其工作速度越來越快。當(dāng)前已經(jīng)進(jìn)入到了納米尺度的范圍。然而，隨之而來的一個嚴(yán)重的挑戰(zhàn)是出現(xiàn)了短溝道效應(yīng)，例如亞閾值電壓下跌(Vt?roll-off)、漏極引起勢壘降低(DIBL)、源漏穿通(punch?through)等現(xiàn)象，使得器件的關(guān)態(tài)泄漏電流顯著增大，從而導(dǎo)致性能發(fā)生惡化。

當(dāng)前，為了減小短溝道效應(yīng)帶來的負(fù)面影響，人們提出了各種各樣的改進(jìn)措施，其中尤為突出的是隧穿場效應(yīng)晶體管(tunneling?field?effect?transistor，TFET)。由于MOSFET器件處在亞閾值狀態(tài)時，器件為弱反型，此時熱電子發(fā)射為主要的導(dǎo)電機制，因此，在室溫下MOSFET的亞閾值斜率受限于60mV/dec。相對于傳統(tǒng)的MOSFET而言，一方面，因為隧穿場效應(yīng)晶體管器件的有源區(qū)本質(zhì)上為隧穿結(jié)，因此，隧穿場效應(yīng)晶體管具有更弱的甚至沒有短溝道效應(yīng)；同時，隧穿場效應(yīng)晶體管的主要電流機制為帶-帶隧穿(band-to-band?tunneling)，在亞閾值區(qū)以及飽和區(qū)漏極電流與外加的柵源電壓呈指數(shù)關(guān)系，因此隧穿場效應(yīng)晶體管具有更低的亞閾值斜率，并且電流幾乎不受溫度的影響。

隧穿場效應(yīng)晶體管的制備工藝與傳統(tǒng)的互補型金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管(CMOSFET)工藝相兼容。TFET晶體管的結(jié)構(gòu)是基于金屬-氧化物-半導(dǎo)體柵控的p-i-n二極管，如圖1所示，為現(xiàn)有技術(shù)中一個典型的n型溝道TFET。具體地，N型溝道TFET包含一個P型摻雜的源區(qū)1000’和一個N型摻雜的漏區(qū)2000’，源區(qū)和漏區(qū)之間被一個溝道區(qū)3000’所隔離開，柵堆疊4000’包含一個位于溝道區(qū)上方的柵介質(zhì)層和一個柵電極。

在TFET器件的關(guān)閉狀態(tài)，即沒有施加?xùn)艍簳r，源區(qū)1000’和漏區(qū)2000’之間形成的結(jié)為反向偏置的二極管，而由反向偏置二極管建立的勢壘大于通常互補型MOSFET所建立的勢壘，因此，這就導(dǎo)致了即使溝道長度非常短的時候TFET器件的亞閾值泄漏電流和直接隧穿電流大大降低。當(dāng)對TFET的柵極施加電壓，在場效應(yīng)的作用下器件的溝道區(qū)3000’產(chǎn)生一個電子的通道，一旦溝道中的電子濃度發(fā)生簡并，那么在源區(qū)1000’和溝道區(qū)3000’之間就會形成一個隧穿結(jié)，隧穿產(chǎn)生的隧穿電流通過這個隧穿結(jié)。從能帶的角度來看，這種基于柵控P-I-N二極管結(jié)構(gòu)的隧穿場效應(yīng)晶體管是通過控制柵極電壓來調(diào)節(jié)源區(qū)1000’和溝道區(qū)3000’之間所形成的PN結(jié)的隧道長度。

現(xiàn)有的水平隧穿的TFET器件的缺點在于：由于水平隧穿的截面積較小，導(dǎo)致驅(qū)動電流過小，影響TFET器件的驅(qū)動性能。

發(fā)明內(nèi)容

本發(fā)明的目的旨在至少解決上述技術(shù)缺陷之一，特別是解決或避免出現(xiàn)TFET器件的上述缺點。

為達(dá)到上述目的，本發(fā)明一方面提出一種具有水平準(zhǔn)同軸電纜結(jié)構(gòu)的隧穿晶體管，包括：具有第一摻雜類型的半導(dǎo)體襯底，所述半導(dǎo)體襯底為源區(qū)或漏區(qū)；形成在所述半導(dǎo)體襯底上的溝道區(qū)，其中，所述半導(dǎo)體襯底上未形成所述溝道區(qū)的區(qū)域形成有絕緣層；形成在所述溝道區(qū)和絕緣層上的具有第二摻雜類型的漏區(qū)或源區(qū)，所述漏區(qū)或源區(qū)的第一部分包覆所述溝道區(qū)的第一部分；形成在所述漏區(qū)或源區(qū)的第一部分上的柵結(jié)構(gòu)，所述柵結(jié)構(gòu)包覆所述漏區(qū)或源區(qū)的第一部分。

在本發(fā)明的一個實施例中，所述溝道區(qū)為形成在所述半導(dǎo)體襯底上的半導(dǎo)體納米線或納米帶。通過生長納米線或納米帶形成的溝道區(qū)可以進(jìn)一步在其上形成雙柵或環(huán)柵(gate-all-around)結(jié)構(gòu)，有利于增加?xùn)艑系绤^(qū)的控制能力，提高有效電場，增加隧穿概率。

在本發(fā)明的一個實施例中，所述漏區(qū)或源區(qū)的材料包括：Ge、SiGe、應(yīng)變Si或者III-V族材料中的一種。這些半導(dǎo)體材料不僅可以形成異質(zhì)結(jié)，而且禁帶寬度小，有利于增大TFET的隧穿概率。

在本發(fā)明的一個實施例中，所述漏區(qū)或源區(qū)為在所述溝道區(qū)的第一部分表面以及所述絕緣層上外延形成，從而可以使所述漏區(qū)或源區(qū)的厚度小于10nm，以有效地減小TFET的隧穿路徑。