[發明專利]具有水平準同軸電纜結構的隧穿晶體管及其形成方法有效
| 申請號: | 201210035782.3 | 申請日: | 2012-02-16 |
| 公開(公告)號: | CN102593177A | 公開(公告)日: | 2012-07-18 |
| 發明(設計)人: | 崔寧;梁仁榮;王敬;許軍 | 申請(專利權)人: | 清華大學 |
| 主分類號: | H01L29/78 | 分類號: | H01L29/78;H01L29/10;H01L21/336 |
| 代理公司: | 北京清亦華知識產權代理事務所(普通合伙) 11201 | 代理人: | 張大威 |
| 地址: | 100084 北京*** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 具有 水平 同軸電纜 結構 晶體管 及其 形成 方法 | ||
1.一種具有水平準同軸電纜結構的隧穿晶體管,其特征在于,包括:
具有第一摻雜類型的半導體襯底,所述半導體襯底為源區或漏區;
形成在所述半導體襯底上的溝道區,其中,所述半導體襯底上未形成所述溝道區的區域形成有絕緣層;
形成在所述溝道區和絕緣層上的具有第二摻雜類型的漏區或源區,所述漏區或源區的第一部分包覆所述溝道區的第一部分;
形成在所述漏區或源區的第一部分上的柵結構,所述柵結構包覆所述漏區或源區的第一部分。
2.如權利要求1所述的具有水平準同軸電纜結構的隧穿晶體管,其特征在于,所述溝道區為形成在所述半導體襯底上的半導體納米線或納米帶。
3.如權利要求1所述的具有水平準同軸電纜結構的隧穿晶體管,其特征在于,所述漏區或源區的材料包括:Ge、SiGe、應變Si或者III-V族材料。
4.如權利要求1所述的具有水平準同軸電纜結構的隧穿晶體管,其特征在于,所述漏區或源區為在所述溝道區的第一部分表面和所述絕緣層上外延形成,所述漏區或源區的厚度小于10nm。
5.如權利要求1所述的具有水平準同軸電纜結構的隧穿晶體管,其特征在于:
所述漏區或源區為P型重摻雜,所述溝道區為P型弱摻雜、N型弱摻雜或者本征,所述半導體襯底為N型重摻雜;或者
所述漏區或源區為N型重摻雜,所述溝道區為N型弱摻雜、P型弱摻雜或者本征,所述半導體襯底為P型重摻雜。
6.如權利要求1所述的具有水平準同軸電纜結構的隧穿晶體管,其特征在于:
所述溝道區包括第二部分,所述溝道區的第二部分未被所述漏區或源區的第一部分包覆,所述溝道區的第二部分上形成有第一電極;
所述漏區或源區包括第二部分,所述漏區或源區的第二部分覆蓋在所述絕緣層上,所述漏區或源區的第二部分上形成有第二電極。
7.一種具有水平準同軸電纜結構的隧穿晶體管的形成方法,其特征在于,包括以下步驟:
提供半導體襯底,對所述半導體襯底進行第一類型摻雜以形成源區或漏區;
在所述半導體襯底上形成溝道區;
在所述半導體襯底上未形成所述溝道區的區域形成絕緣層;
在所述溝道區和絕緣層上形成漏區或源區,對所述漏區或源區進行第二類型摻雜,所述漏區或源區的第一部分包覆所述溝道區的第一部分,所述漏區或源區的第二部分覆蓋在所述絕緣層上,所述溝道區的第二部分暴露;
在所述漏區或源區的第一部分上形成柵結構,所述柵結構包覆所述漏區或源區的第一部分。
8.如權利要求7所述的具有水平準同軸電纜結構的隧穿晶體管的形成方法,其特征在于,形成所述溝道區包括:在所述半導體襯底上生長半導體納米線或納米帶,以形成所述溝道區。
9.如權利要求7所述的具有水平準同軸電纜結構的隧穿晶體管的形成方法,其特征在于,所述漏區或源區的材料包括:Ge、SiGe、應變Si或者III-V族材料。
10.如權利要求7所述的具有水平準同軸電纜結構的隧穿晶體管的形成方法,其特征在于,形成所述漏區或源區包括:
在所述溝道區和絕緣層上外延生長漏區或源區材料層;
根據預設圖案刻蝕所述漏區或源區材料層,以形成所述漏區或源區;
對所述漏區或源區進行第二類型摻雜。
11.如權利要求7所述的具有水平準同軸電纜結構的隧穿晶體管的形成方法,其特征在于,形成所述柵結構包括:
在所述漏區或源區的第一部分上形成高介電常數介質層;
根據預設圖案刻蝕所述高介電常數介質層,以形成柵介質層,所述柵介質層包覆所述漏區或源區的第一部分。
12.如權利要求11所述的具有水平準同軸電纜結構的隧穿晶體管的形成方法,其特征在于,形成所述柵介質層之后還包括:在所述柵介質層上形成柵電極,在所述溝道區的第二部分上形成第一電極,以及在所述漏區或源區的第二部分上形成第二電極。
13.如權利要求7所述的具有準同軸電纜結構的隧穿晶體管的形成方法,其特征在于,形成所述源區、漏區和溝道區包括:
對所述半導體襯底進行N型重摻雜以形成所述源區或漏區,對所述漏區或源區進行P型重摻雜,以及對所述溝道區進行P型弱摻雜、N型弱摻雜或者本征;或者
對所述半導體襯底進行P型重摻雜以形成所述源區或漏區,對所述漏區或源區進行N型重摻雜,以及對所述溝道區進行P型弱摻雜、N型弱摻雜或者本征。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于清華大學,未經清華大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210035782.3/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類





