[發明專利]隔離元件及其制造方法

無效

• 申請號: 201210034008.0
• 申請日: 2012-02-15
• 公開（公告）號: CN103258851A
• 公開（公告）日: 2013-08-21
• 發明（設計）人: 黃宗義;邱建維
• 申請（專利權）人: 立锜科技股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 陳肖梅;謝麗娜

技術領域

本發明涉及一種隔離元件及其制造方法，特別是指一種改善穿隧效應以增強崩潰防護電壓的隔離元件及其制造方法。

背景技術

圖1顯示現有技術的P型隔離金屬氧化物半導體(metal?oxide?semiconductor，MOS)元件1剖視圖。如圖1所示，P型隔離MOS元件1形成于具有場氧化區12的P型基板11中，包含柵極13、N型井區14、P型漏極15、P型源極16、讀取極17、以及P型漂移漏極區18。其中，P型漏極15、源極16、以及漂移漏極區18由微影技術及/或以部分或全部的柵極13為屏蔽，以定義各區域，并分別以離子植入技術，將P型雜質，以加速離子的形式，植入定義的區域內所形成。其中，漏極15與源極16分別位于柵極13兩側下方。而N型井區14與讀取極17則分別以微影技術為屏蔽，以定義各區域，并分別以離子植入技術，將N型雜質，以加速離子的形式，植入定義的區域內所形成。

當圖1所示的隔離MOS元件1需要與一高壓元件整合于同一基板上時，為配合較高操作電壓的元高壓件制程，需要以相同的離子植入參數來制作高壓元件和隔離元件1，使得隔離元件1的離子植入參數受到限制，因而降低了隔離元件1崩潰防護電壓，限制了隔離元件1的應用范圍。尤其是如圖1中的N型井區14，因為P型的漂移漏極區18與P型的基板11間的穿隧效應，導致崩潰防護電壓降低，要防止上述穿隧效應，可提高N型井區14的N型雜質濃度，但如此一來，就會降低高壓元件的崩潰防護電壓。若不犧牲高壓元件崩潰防護電壓，則必須增加制程步驟，或是增加元件的面積來制作高壓元件，但如此一來將提高制造成本，才能達到所欲的崩潰防護電壓。

有鑒于此，本發明即針對上述現有技術的不足，提出一種隔離元件及其制造方法，在不增加元件面積與過多制程步驟的情況下，提高元件操作的崩潰防護電壓，增加元件的應用范圍，并可整合于高壓元件的制程。

發明內容

本發明目的在于克服現有技術的不足與缺陷，提出一種隔離元件及其制造方法。

為達上述目的，本發明提供了一種隔離元件，包含：一基板，其為第一導電型、或其包含一第一導電型井區，該基板具有一上表面；一第二導電型隔離井區，形成于該上表面下方該基板中；一柵極，形成于該上表面上，且由上視圖視之，該柵極位于該第二導電型隔離井區中；第一導電型源極、與第一導電型漏極，分別位于該柵極兩側上表面下方的該第二導電型隔離井區中，且該漏極與該源極由該柵極隔開；一第一導電型漂移漏極區，形成于該上表面下方的該第二導電型隔離井區中，且該柵極與該漏極由該漂移漏極區隔開，部分該漂移漏極區位于該柵極下方，該漏極位于該漂移漏極區中；以及一緩和區，其最淺部分位于該漂移漏極區自該上表面起算的深度90％以下，該緩和區與該漂移漏極區共享一第一微影制程，且該緩和區由第二導電型離子植入所形成。

就又另一觀點言，本發明也提供了一種隔離元件制造方法，包含：在一基板的一第一導電型區域中形成一第二導電型隔離井區，該一基板為第一導電型、或其包含一第一導電型井區以作為該第一導電型區域，該基板具有一上表面；形成一柵極于該上表面上，且由上視圖視之，該柵極位于該第二導電型隔離井區中；形成第一導電型源極、與第一導電型漏極，分別位于該柵極兩側上表面下方的該第二導電型隔離井區中，且該漏極與該源極由該柵極隔開；形成一第一導電型漂移漏極區于該上表面下方的該第二導電型隔離井區中，且該柵極與該漏極由該漂移漏極區隔開，部分該漂移漏極區位于該柵極下方，該漏極位于該漂移漏極區中；以及形成一緩和區，其最淺部分位于該漂移漏極區自該上表面起算的深度90％以下，該緩和區與該漂移漏極區共享一第一微影制程，且該緩和區由第二導電型離子植入所形成。

在其中一種較佳的實施例中，在該基板上更形成有一高壓元件，且該第二導電型隔離井區與該高壓元件共享一第二微影制程與一第二離子植入制程。

上述實施例中，該隔離元件宜更包含第二導電型深井區，形成于該基板中該隔離井區下方。

前述實施例中，該緩和區與該漂移漏極區間可具有一重迭區，為該緩和區與該漂移漏極區重迭的部分，該重迭區的導電型為具有雜質濃度較其它漂移漏極區為低的第一導電型。

下面通過具體實施例詳加說明，當更容易了解本發明的目的、技術內容、特點及其所達成的功效。

附圖說明

圖1顯示現有技術的P型隔離MOS元件剖視圖；

圖2A-2D顯示本發明的第一個實施例；

圖3A與3B分別顯示應用現有技術與本發明的隔離元件的崩潰防護電壓特性曲線示意圖；

圖4顯示本發明的第二個實施例；