[發明專利]均勻淺溝槽隔離區域及其形成方法

有效

• 申請號: 201210027833.8
• 申請日: 2012-02-08
• 公開（公告）號: CN103137542B
• 公開（公告）日: 2017-03-01
• 發明（設計）人: 劉禹伶;彭治棠;鄭培仁;連浩明;李資良
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 北京德恒律師事務所11306
• 代理人: 陸鑫,房嶺梅

1.一種方法，包括：

對第一材料的第一表面和第二材料的第二表面實施等離子體處理，其中，所述第一材料不同于所述第二材料；

以及在所述第一材料的經處理的第一表面上以及所述第二材料的經處理的第二表面上形成第三材料。

2.根據權利要求1所述的方法，其中，所述第一材料包括氮化硅，而所述第二材料包括晶體硅。

3.根據權利要求1所述的方法，其中，所述第三材料包括介電材料。

4.根據權利要求1所述的方法，其中，所述等離子體處理是各向同性的，以及其中，所述第二材料的第二表面包括第一表面部分和第二表面部分，所述第二表面部分垂直于所述第一表面部分，其中，所述等離子體處理的工藝氣體的離子吸附至所述第一表面部分和所述第二表面部分，并且離子向所述第一表面部分的第一移動和離子向所述第二表面部分的第二移動都不是主要的。

5.根據權利要求1所述的方法，還包括：

在半導體襯底的上方形成掩模層，其中，所述掩模層包括所述第一材料，并且所述半導體襯底包括所述第二材料；

蝕刻所述掩模層和所述半導體襯底以形成溝槽，其中，對所述掩模層和所述半導體襯底的露出表面實施所述等離子體處理，以及其中，所述露出表面位于所述溝槽中；

實施形成所述第三材料的步驟，其中，所述第三材料包括介電材料；

以及實施化學機械拋光(CMP)以去除所述掩模層上方所述第三材料的多余部分。

6.根據權利要求1所述的方法，其中，使用工藝氣體來實施所述等離子體處理，所述工藝氣體選自基本上由CH₄、N₂、N₂O、NH₃、NF₃、O₂、H₂、BF₃、B₂H₆、PH₃、AsH₃和它們的組合所組成的組。

7.根據權利要求1所述的方法，其中，使用工藝氣體來實施所述等離子體處理，以及其中，在所述等離子體處理期間，所述工藝氣體的元素被注入所述第一材料和所述第二材料中。

8.根據權利要求1所述的方法，其中，使用工藝氣體來實施所述等離子體處理，以及其中，在所述等離子體處理期間，將所述工藝氣體的元素沉積在所述第一材料的第一表面和所述第二材料的第二表面上。

9.一種方法，包括：

在半導體襯底的上方形成掩模層；

圖案化所述掩模層和所述半導體襯底，以形成延伸到所述掩模層和所述半導體襯底中的溝槽；

以及對所述掩模層和所述半導體襯底實施等離子體處理以形成層，其中，通過從工藝氣體中生成等離子體來實施所述等離子體處理，其中，所述工藝氣體的離子包括：吸附至所述溝槽的底部的第一部分和吸附至所述溝槽的側壁的第二部分以形成所述層，以及其中，所述層包括：

第一部分，處于所述溝槽的底部并包括離子；

和第二部分，位于所述溝槽的側壁上并包括離子，其中，所述層的所述第一部分和所述第二部分具有基本相同的厚度。

10.一種方法，包括：

提供半導體襯底；

在所述半導體襯底的上方形成掩模層；

圖案化所述掩模層和所述半導體襯底，以形成兩個溝槽，其中，所述半導體襯底的部分和所述掩模層的部分位于所述兩個溝槽之間；

對所述掩模層的所述部分的第一表面和所述半導體襯底的所述部分的第二表面實施等離子體處理，其中，所述第一表面和所述第二表面為面對所述兩個溝槽中的一個的側壁表面；

以及在所述等離子體處理之后，在所述兩個溝槽中沉積介電材料。