[發明專利]基于CMOS工藝實現的高速多選一復用器

有效

• 申請號: 201210025526.6
• 申請日: 2012-02-06
• 公開（公告）號: CN102545883A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 秦大威
• 申請（專利權）人: 烽火通信科技股份有限公司
• 主分類號: H03K19/094
• 分類號: H03K19/094
• 代理公司: 北京捷誠信通專利事務所(普通合伙) 11221
• 代理人: 魏殿紳;龐炳良

1.基于CMOS工藝實現的高速多選一復用器，其特征在于，包括多個CML復用器單元和均衡器；

每個所述CML復用單元均具有一個邏輯選通開關，某一個所述邏輯選通開關收到使能信號，則具有該邏輯選通開關的CML復用單元對接收到的一路差分輸入信號放大為差分放大輸出信號輸出；

所述均衡器包括若干個級聯的均衡單元和一個CML緩沖單元，所述均衡單元包括兩個均衡NMOS差分輸入對晶體管，所述兩個NMOS差分輸入對晶體管的柵極分別連接所述前級差分放大輸出信號、漏極分別輸出均衡差分信號且分別通過一個第二電阻接電源、源極分別經一個第一恒流源接地，且所述兩個均衡NMOS差分輸入對晶體管的源極之間還分別連接第一電容和第一電阻，所述第一電容與所述第一電阻并聯；所述CML緩沖單元將所述均衡差分信號整形后輸出。

2.如權利要求1所述的基于CMOS工藝實現的高速多選一復用器，其特征在于，所述CML復用單元包括兩個復用NMOS差分輸入對晶體管，所述兩個復用NMOS差分輸入對晶體管的柵極分別連接所述差分輸入信號，?漏極分別輸出所述差分放大輸入信號至正、負極數據輸出線，源極互連且經一個第三恒流源接地，所述正、負極數據輸出線分別經第三電阻接電源，所述邏輯選通開關設置在所述第三恒流源與地之間。

3.如權利要求1所述的基于CMOS工藝實現的高速多選一復用器，其特征在于，所述均衡單元的數量為兩個。

4.如權利要求1所述的基于CMOS工藝實現的高速多選一復用器，其特征在于，所述CML緩沖單元包括兩個緩沖NMOS差分輸入對晶體管，所述兩個緩沖NMOS差分輸入對晶體管的柵極分別連接所述均衡差分信號、漏極分別輸出差分輸出信號且分別經第四電阻接電源、源極分別經一個第二恒流源接地。