[發明專利]輸出電路、包括輸出電路的系統以及控制輸出電路的方法

有效

• 申請號: 201210024908.7
• 申請日: 2012-01-17
• 公開（公告）號: CN102638257A
• 公開（公告）日: 2012-08-15
• 發明（設計）人: 宮嵜裕至
• 申請（專利權）人: 富士通半導體股份有限公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 李琳;張龍哺

相關申請的交叉引用

本申請基于在2011年2月14日提交的申請號為2011-028879的在先日本專利申請并要求該申請的優先權，其全部內容通過引用的方式并入于此。

技術領域

本申請涉及一種輸出電路、包括輸出電路的系統以及控制輸出電路的方法。

背景技術

多個器件之間的通信通常是通過例如串行通信來實現的。這樣的器件包括開漏型(open-drain?type)輸出電路(參見公開號為2009-531934的日本專利)。

如圖1所示，多個器件11、12和13通過發送和接收數據的傳輸路徑14彼此耦接。器件13包括輸出數據的輸出電路15。盡管未示出，然而其它器件11和12也包括類似的輸出電路。

輸出電路15為開漏型驅動電路。電阻R1上拉傳輸路徑14的電位電平。器件13將耦接至外部端子P0的N溝道MOS晶體管T1激活，以下拉耦接至外部端子P0的傳輸路徑14的電位電平。這樣，通過傳輸路徑14傳播的信號的電壓Vc發生變化，如圖2A所示。

如此一來，輸出電路15激活N溝道MOS晶體管T1以將傳輸路徑14的電位從H電平變為L電平。可將波形整形電容C1耦接在晶體管T1的柵極和漏極之間，以調整傳輸路徑14中電位電平的下降沿斜率。

在上述系統中，當在器件11和12二者間進行通信時，可將不進行通信的器件13的電源關斷。當關斷器件13的電源時，例如會停止向反相器電路(inverter?circuit)16施加高電位電壓VDE。在這種情況下，晶體管T1的柵極端子處于浮置狀態。而且，當將高電位電壓VDE固定到地電位(0V)時，晶體管T1的柵極端子保持在L電平。這樣，當器件13的電源關斷或電源電壓固定于地電位時，輸出電路15的晶體管T1的柵極端子通過波形整形電容C1與傳輸路徑14交流耦合(AC?couple)。因此，當傳輸路徑14的電位從L電平變到H電平時，晶體管T1的柵極電壓也升高了。于是，晶體管T1被弱激活。因此，如圖2B所示，傳輸路徑14中電壓Vc的波形從由虛線表示的波形變為由實線表示的波形。也就是說，圖1所示的器件13的晶體管T1從傳輸路徑14引入很小的電流，因此，通過器件11和器件12間的傳輸路徑14來通信的信號的波形形狀發生了不期望的變化。

發明內容

為了解決現有技術的問題，根據一個方案，一種輸出電路包括耦接至外部端子的第一晶體管。該第一晶體管包括接收第一驅動信號的柵極端子，并根據所述第一驅動信號驅動所述外部端子處的電位。該輸出電路還包括電容。該電容包括耦接至所述第一晶體管柵極端子的第一端。箝位電路將所述電容的第二端箝位至與所述第一晶體管的運行對應的電位。根據本方案，抑制了信號波形的不期望的變化。

根據再一方案，一種系統包括通過耦接至外部端子的傳輸路徑彼此通信的多個器件。所述多個器件中的每一個均包括輸出電路。該輸出電路包括耦接至外部端子并包括接收第一驅動信號的柵極端子的晶體管。該晶體管根據所述第一驅動信號驅動所述外部端子處的電位。電容包括第一端和第二端。該電容的第一端耦接至所述晶體管的柵極端子。箝位電路將所述電容的第二端箝位至與所述晶體管的運行對應的電位。根據本方案，抑制了信號波形的不期望的變化。

根據另一方案，提供一種控制輸出電路的方法，該輸出電路包括晶體管和電容，所述晶體管耦接至外部端子并包括接收第一驅動信號的柵極端子。所述電容包括耦接至所述晶體管柵極端子的第一端并包括第二端。該方法包括根據所述第一驅動信號由所述晶體管驅動所述外部端子處的電位；以及將所述電容的第二端箝位至與所述晶體管的運行對應的電位。根據本方案，抑制了信號波形的不期望的變化。

本發明另外的目的和優點將在以下說明中部分闡明，部分地在說明書中顯而易見，或可以通過實踐本發明而獲悉。本發明的目的和優點將通過所附權利要求中特別指出的元件和組合來實現和獲得。

應當理解，前述的大致描述和隨后的詳細描述都是示例性和說明性的，并不是對如同權利要求所要求保護的本發明的限制。

附圖說明

通過參考本優選實施例的如下說明連同附圖，可以最佳地理解本發明及其目的和優點，其中：

圖1為包括輸出電路的系統的原理電路方框圖；

圖2A和圖2B為示出器件之間的傳輸路徑的電位電平的變化的波形圖；

圖3為包括輸出電路的系統的原理電路方框圖；

圖4為器件的原理方框圖；

圖5為一個實施例的輸入/輸出電路的原理電路圖；以及