[發(fā)明專利]輸出電路、包括輸出電路的系統(tǒng)以及控制輸出電路的方法

有效

• 申請?zhí)枺?/td>: 201210024908.7
• 申請日: 2012-01-17
• 公開（公告）號: CN102638257A
• 公開（公告）日: 2012-08-15
• 發(fā)明（設(shè)計）人: 宮嵜裕至
• 申請（專利權(quán)）人: 富士通半導(dǎo)體股份有限公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175
• 代理公司: 隆天國際知識產(chǎn)權(quán)代理有限公司 72003
• 代理人: 李琳;張龍哺

1.一種輸出電路，包括：

第一晶體管，耦接至外部端子并包括接收第一驅(qū)動信號的柵極端子，其中所述第一晶體管根據(jù)所述第一驅(qū)動信號驅(qū)動所述外部端子處的電位；

電容，包括第一端和第二端，所述第一端耦接至所述第一晶體管的柵極端子；以及

箝位電路，將所述電容的第二端箝位至與所述第一晶體管的運行對應(yīng)的電位。

2.根據(jù)權(quán)利要求1所述的輸出電路，其中所述箝位電路包括：

第二晶體管，耦接至所述電容的第二端并包括接收所述第一驅(qū)動信號的柵極端子，該第二晶體管具有與所述第一晶體管相同的導(dǎo)電類型；以及

電阻，上拉耦接所述第二晶體管和所述電容的耦接節(jié)點處的電位。

3.根據(jù)權(quán)利要求2所述的輸出電路，其中所述箝位電路還包括與所述電阻串聯(lián)耦接的第三晶體管，該第三晶體管具有不同于所述第一晶體管的導(dǎo)電類型，

其中所述第三晶體管由第二驅(qū)動信號來驅(qū)動，該第二驅(qū)動信號與驅(qū)動所述第二晶體管的所述第一驅(qū)動信號相位一致。

4.根據(jù)權(quán)利要求1所述的輸出電路，其中所述第一晶體管包括不是耦接至所述電容而是耦接至所述外部端子的漏極端子。

5.根據(jù)權(quán)利要求1所述的輸出電路，其中所述第一晶體管為N溝道MOS晶體管。

6.根據(jù)權(quán)利要求2所述的輸出電路，其中：

所述第二晶體管包括不是耦接至所述外部端子而是耦接至所述電容第二端的漏極端子；以及

所述第二晶體管的柵極端子耦接至所述電容的第一端。

7.根據(jù)權(quán)利要求2所述的輸出電路，其中所述第一晶體管和所述第二晶體管為N溝道MOS晶體管。

8.根據(jù)權(quán)利要求1所述的輸出電路，還包括：

驅(qū)動電路，產(chǎn)生驅(qū)動所述第一晶體管和所述箝位電路的所述第一驅(qū)動信號；以及

當(dāng)所述第一晶體管被所述第一驅(qū)動信號激活時，所述箝位電路響應(yīng)于所述第一驅(qū)動信號而將所述電容的第二端下拉至低電位電平。

9.根據(jù)權(quán)利要求1所述的輸出電路，其中所述箝位電路和所述電容用作輸出波形斜率控制電路，其中所述箝位電路基于所述第一驅(qū)動信號與所述電容共同控制所述第一晶體管柵極端子處的電位，以調(diào)節(jié)輸出到所述外部端子的輸出信號的斜率。

10.根據(jù)權(quán)利要求1所述的輸出電路，其中：

所述第一晶體管包括接收低電位電壓的源極端子和耦接至所述外部端子的漏極端子；以及

所述箝位電路包括：

第二晶體管，包括耦接至所述電容第一端的柵極端子、被施加了低電位電壓的源極端子以及耦接至所述電容第二端的漏極端子；以及

電阻，包括耦接至所述第二晶體管漏極端子的第一端以及被施加了高電位電壓的第二端。

11.一種系統(tǒng)，包括：

多個器件，通過耦接至外部端子的傳輸路徑彼此通信，所述多個器件中的每一個均包括輸出電路，所述輸出電路包括：

晶體管，耦接至所述外部端子并包括接收第一驅(qū)動信號的柵極端子，其中所述晶體管根據(jù)所述第一驅(qū)動信號驅(qū)動所述外部端子處的電位；

電容，包括第一端和第二端，所述第一端耦接至所述晶體管的柵極端子；以及

箝位電路，將所述電容的第二端箝位至與所述晶體管的運行對應(yīng)的電位。

12.一種控制輸出電路的方法，該輸出電路包括晶體管和電容，所述晶體管耦接至外部端子并包括接收第一驅(qū)動信號的柵極端子，所述電容包括耦接至所述晶體管柵極端子的第一端并包括第二端，該方法包括：

根據(jù)所述第一驅(qū)動信號由所述晶體管驅(qū)動所述外部端子處的電位；以及

將所述電容的第二端箝位至與所述晶體管的運行對應(yīng)的電位。