[發明專利]復合式絕緣層及其制造方法

無效

• 申請號: 201210022539.8
• 申請日: 2012-02-01
• 公開（公告）號: CN103182809A
• 公開（公告）日: 2013-07-03
• 發明（設計）人: 鄭全利;柳朝綸;許枝峰
• 申請（專利權）人: 晟銘電子科技股份有限公司
• 主分類號: B32B15/08
• 分類號: B32B15/08;B32B18/00
• 代理公司: 深圳中一專利商標事務所 44237
• 代理人: 張全文

技術領域

本發明是有關于一種絕緣層，特別是有關于一種具有防電磁波干擾的復合式絕緣層及其制造方法。

背景技術

目前市面上各種先進電子產品的電磁輻射大多來自于高速的數字頻率訊號，然而隨著頻率增加卻產生更多的電磁干擾(Electro-Magnetic?Interference，EMI)，其不僅使通訊受到嚴重干擾，亦妨礙所處環境中其它產品的運作，對人體也有潛在的危害。

市面上，電子產品的電子元件間，當電流通過電路時會產生電磁場，此磁場從設備的電子線路向外發射，所產生的磁場強度取決于電流的頻率與大小，在任何電子電路所需功能以外所產生的多余副產品就被稱為電磁干擾，眾所周知，手機等無線通訊裝置就會產生電磁輻射干擾。然而，個人計算機(PC)、個人數字助理(PDA)、復印機、掃描機與數字相機等電子裝置，即便不是射頻通訊系統，在操作的過程中也會產生電磁輻射。

科技發展一日千里，隨著半導體科技、微影等制程技術的進步，電子元件的尺寸大幅縮小，越來越多的晶體管被放入中央處理器(CPU)中，為提升中央處理器的運算速度及處理效率，插針設計越來越多，造成中央處理器在運作時，插針間產生非常大的電磁波干擾(EMI)。然而，中央處理器經大量運算的結果，卻會產生電磁波影響外界(鄰近計算機的操作及對人體的傷害)。

據以，現有技術仍缺乏一種可防止電磁波干擾的絕緣層應用于CPU中。

本發明鑒于上述現有中央處理器(CPU)的插針間所產生的電磁波干擾問題，故開發出具防止電磁波的復合式絕緣層及其制造方法，可有效干擾CPU的插針于操作過程中所產生的電磁波外溢現象，防止插針間的電磁波干擾，并提高CPU的穩定度。

發明內容

為解決目前CPU的插針間于操作過程中所產生的電磁波干擾問題而影響CPU的穩定度。本發明提供一種復合式絕緣層及其制造方法，其于插槽基體表面上依序設置銜接層、導電金屬層以及電著絕緣層，其中電著絕緣層可有效地應用于CPU的插槽(Socket)中，可有效避免插針間的電磁波干擾。

有鑒于上述現有技術存在的問題，根據本發明其中一目的就是在于提供一種復合式絕緣層，其包括插槽基體、設置于插槽基體之上的銜接層、設置于銜接層上的導電金屬層，以及設置于導電金屬層上的電著絕緣層。

較佳地，上述電著絕緣層的材料可包括環氧樹脂、壓克力樹脂、丙烯酸類化合物、聚氨酯其中之一或其組合。

較佳地，上述復合式絕緣層進一步可包括絕緣金屬層且所述絕緣金屬層設置于導電金屬層及電著絕緣層之間；上述復合式絕緣層進一步可包括絕緣陶瓷層且所述絕緣陶瓷層設置于絕緣金屬層及電著絕緣層之間。

較佳地，上述復合式絕緣層進一步可包括絕緣陶瓷層且所述絕緣陶瓷層設置于導電金屬層及電著絕緣層之間。

較佳地，上述銜接層的厚度范圍約大于0μm及小于或等于1μm之間；其中導電金屬層、絕緣金屬層及絕緣陶瓷層其中之一的厚度范圍約大于0μm及小于或等于3μm之間；其中電著絕緣層的厚度范圍約大于0μm及小于或等于500μm之間。

根據本發明的另一目的，提出一種復合式絕緣層的制造方法，包括下列步驟：首先設置銜接層于插槽基體上，再設置導電金屬層于銜接層上，最后設置一電著絕緣層于導電金屬層上。

較佳地，上述電著絕緣層是以電著法在導電金屬層上形成的，其材料可包括環氧樹脂、壓克力樹脂、丙烯酸類化合物、聚氨酯其中之一或其組合。

較佳地，上述復合式絕緣層進一步設置絕緣金屬層于導電金屬層及電著絕緣層之間；上述復合式絕緣層進一步設置絕緣陶瓷層于絕緣金屬層及電著絕緣層之間。

較佳地，上述復合式絕緣層進一步設置絕緣陶瓷層于導電金屬層及電著絕緣層之間。

較佳地，上述銜接層的厚度范圍約大于0μm及小于或等于1μm之間；其中導電金屬層、絕緣金屬層及絕緣陶瓷層其中之一的厚度范圍約大于0μm及小于或等于3μm之間；其中電著絕緣層的厚度范圍約大于0μm及小于或等于500μm之間。

本發明所提供的復合式絕緣層及其制造方法，其提供下列的優點：

(1)本發明復合式絕緣層是一層層設置于插槽基體表面上，因插槽基體表面上所設置的絕緣層多以金屬氧化物層、碳化物層作為絕緣批覆，而金屬氧化物層與碳化物層表層堅硬易龜裂，易造成絕緣層性差。因此本發明電著絕緣層批覆以下各層，而形成復合式絕緣層，不僅可以填補強化下層結構的縫隙，更可有效避免自CPU的插針間所產生的電磁波干擾。