[發(fā)明專利]制造半導(dǎo)體器件的方法

無效

• 申請(qǐng)?zhí)枺?/td>: 201210020891.8
• 申請(qǐng)日: 2012-01-30
• 公開（公告）號(hào): CN102810557A
• 公開（公告）日: 2012-12-05
• 發(fā)明（設(shè)計(jì)）人: 金相憲
• 申請(qǐng)（專利權(quán)）人: 海力士半導(dǎo)體有限公司
• 主分類號(hào): H01L29/41
• 分類號(hào): H01L29/41;H01L27/108;H01L21/28;H01L21/8242
• 代理公司: 北京天昊聯(lián)合知識(shí)產(chǎn)權(quán)代理有限公司 11112
• 代理人: 顧紅霞;何勝勇

技術(shù)領(lǐng)域

本發(fā)明涉及一種制造半導(dǎo)體器件的方法，其中改進(jìn)了電容器的結(jié)構(gòu)，以保證電容器的電容量，并且減小了電容器的高度，以防止產(chǎn)生電容器傾斜或橋接不良的缺陷，從而簡(jiǎn)化了半導(dǎo)體器件的制造工藝，以便能夠更加穩(wěn)定地制造半導(dǎo)體器件。

背景技術(shù)

對(duì)于諸如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)等半導(dǎo)體器件來說，需要隨著集成度的提高相應(yīng)地減小半導(dǎo)體器件所占的面積，同時(shí)保持或提高靜電電容量程度。已知多種在有限的面積內(nèi)保證大量單元靜電電容量的方法；例如，使用高介電材料作為介電膜、減小介電膜的厚度、增大下電極的有效區(qū)域等。然而，使用高介電材料需要時(shí)間和材料投資，例如：新裝置或設(shè)備的引入，驗(yàn)證介電膜的穩(wěn)定性和生產(chǎn)率的需求，后續(xù)工藝的低溫處理等。因此，增大下電極的有效區(qū)域具有如下優(yōu)點(diǎn)：可以連續(xù)地使用常規(guī)介電膜以及使制造工藝的實(shí)施變得相對(duì)容易?；谏鲜鰞?yōu)點(diǎn)，增大下電極的有效區(qū)域已經(jīng)被廣泛地應(yīng)用在實(shí)際制造工藝中。

目前，存在有多種公知的增大下電極的有效區(qū)域的方法，例如：以三維(3D)結(jié)構(gòu)(諸如筒形或鰭形)的形式構(gòu)造下電極的方法，在下電極上生長(zhǎng)半球形顆粒(HSG)的方法，增加下電極的高度的方法等。具體地說，生長(zhǎng)HSG的方法可能會(huì)產(chǎn)生在保證下電極之間至少預(yù)定水平的臨界尺寸(CD)方面所預(yù)料不到的問題，并且可能由于不常見的HSG脫落而在下電極之間產(chǎn)生橋接的問題，從而上述HSG生長(zhǎng)方法難以應(yīng)用在基于0.14μm或更小的設(shè)計(jì)規(guī)則的半導(dǎo)體器件上。因此，一般來說，為了增加單元靜電電容量，已經(jīng)廣泛地采用以3D結(jié)構(gòu)的形式構(gòu)造下電極和增加下電極的高度的多種方法。這些方法的代表性實(shí)例是形成筒形下電極或堆疊形下電極的方法。

具體地說，形成筒形下電極的常規(guī)方法需要包括下述工藝：從下電極的外周部分移除犧牲絕緣膜，以及在下電極上沉積介電膜。在這種情況下，包含在介電膜中的介電材料不僅被沉積在下電極上，而且被沉積在相鄰下電極之間，使得所有的單元能夠共享介電材料以及在介電材料上方形成的上電極。假設(shè)這些單元共享并使用該介電材料，則所有下電極間的電容(存儲(chǔ)電容)可能發(fā)生干涉或失真。

如上文所述，為了使單元電容量達(dá)到最大而提高常規(guī)筒形下電極的刷新特性，則每個(gè)下電極的高度增加，并且下電極觸點(diǎn)插塞之間的間隔變小。結(jié)果，在下電極之間產(chǎn)生橋接的問題，并且難以保證下電極觸點(diǎn)插塞與下電極之間的接觸區(qū)域。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種制造半導(dǎo)體器件的方法，該制造半導(dǎo)體器件的方法能夠大致地消除因現(xiàn)有技術(shù)的局限和缺點(diǎn)而產(chǎn)生的一個(gè)或多個(gè)問題。

本發(fā)明涉及一種制造半導(dǎo)體器件的方法，其中改進(jìn)了電容器的結(jié)構(gòu)，以保證電容器的電容量，并且減小了電容器的高度，以防止產(chǎn)生電容器傾斜或橋接不良的缺陷，從而簡(jiǎn)化了半導(dǎo)體器件的制造工藝，以便能夠更加穩(wěn)定地制造半導(dǎo)體器件。

根據(jù)本發(fā)明的一個(gè)方面，提供一種半導(dǎo)體器件，所述半導(dǎo)體器件包括：第一存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞，其形成為孔型，形成在半導(dǎo)體基板上方；第二存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞，其形成為接墊型，形成在所述第一存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞上方；第三存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞，其形成為桿型，形成在所述第二存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞上方；以及下電極，其形成為桿型，形成在所述第三存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞上方。

所述第二存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞可以形成為與相鄰的第二存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞不重疊。

所述第三存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞的尺寸可以小于所述第二存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞的尺寸。

所述第三存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞可以形成在所述第二存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞上，其中，一個(gè)第三存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞沿著與位線平行的方向布置在每個(gè)第二存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞上處于相同位置處。

所述第三存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞可以形成在所述第二存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞上，其中，一個(gè)第三存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞沿著與位線垂直的方向布置在每個(gè)第二存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞上處于不同位置處。

所述下電極在長(zhǎng)軸方向上的長(zhǎng)度可以比所述第三存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞在長(zhǎng)軸方向上的長(zhǎng)度長(zhǎng)。

所述第二存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞可以形成為正方形或長(zhǎng)方形。

所述第二存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞的寬度可以大于所述第一存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞的寬度。

所述第三存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞可以形成為島型。

根據(jù)本發(fā)明的另一方面，提供一種制造半導(dǎo)體器件的方法，所述方法包括：在半導(dǎo)體基板上形成孔型的第一存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞；在所述第一存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞上形成接墊型的第二存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞；在所述第二存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞上形成桿型的第三存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞；以及在所述第三存儲(chǔ)節(jié)點(diǎn)觸點(diǎn)插塞上形成桿型的下電極。