[發明專利]線內寄存器文件位單元

無效

• 申請號: 201210017263.4
• 申請日: 2012-01-19
• 公開（公告）號: CN102623044A
• 公開（公告）日: 2012-08-01
• 發明（設計）人: R·拉瑪拉朱
• 申請（專利權）人: 飛思卡爾半導體公司
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 秦晨

技術領域

本發明一般地涉及集成電路存儲器。一方面，本發明涉及靜態隨機存取存儲器。

背景技術

靜態隨機存取存儲器(SRAM)一般使用于需要高速度的應用中，例如微處理器以及使用用于高速度計算的寄存器文件和存儲器的其他數據處理系統。每個SRAM單元存儲一位數據并且被實現為穩定于兩個可能的電壓電平中的一個電壓電平的一對交叉耦接的反相器，并且該單元的邏輯狀態以一對存取晶體管來確定，由此產生基礎的6晶體管(6T)型SRAM架構。SRAM單元的讀穩定性和可寫性已經通過將附加的晶體管添加到基礎的6T架構而得到了提高。例如，已經提出了提供單端讀感測的8T和10T的亞閾值SRAM，但是這種單端讀感測方法還受到可能促使單元非有意地改變邏輯狀態的由瞬變、過程變化、軟錯誤和電源波動所引起的位線噪聲的影響。要實現較大的靜態噪聲容限(SNM)，則應當擴大存儲器單元(memory?cell)的尺寸，但是這會導致降低的輸出速度。因此，需要改進的SRAM單元設計來克服本領域中諸如以上所概括的那些問題。對本領域技術人員而言，在參照下面的附圖和詳細描述的情況下來閱讀本申請的剩余部分之后，關于常規的工藝和技術的更多的局限和不足將變為顯而易見的。

附圖說明

在結合附圖來考慮下面的詳細描述時，可以理解本發明，以及其所獲得的眾多目標、特征和優點，在附圖中：

圖1是具有單一位線對的專用讀端口的10T?SRAM單元的簡化示意圖；

圖2是具有用于單對位線的專用讀端口的一對讀節點驅動晶體管的12T?SRAM單元的簡化示意圖；

圖3是具有用于單對位線的專用讀端口的高側讀節點驅動晶體管的14T?SRAM單元的簡化示意圖；

圖4是具有用于單對位線的專用讀端口的反相器截止晶體管的14TSRAM單元的簡化示意圖；

圖5是具有耦接至多個位線對的專用讀端口的12T?SRAM單元的簡化示意圖；

圖6是具有用于與多個位線對耦接的專用讀端口的一對讀節點驅動晶體管的14T?SRAM單元的簡化示意圖；

圖7是具有用于與多個位線對耦接的專用讀端口的高側讀節點驅動晶體管的16T?SRAM單元的簡化示意圖；

圖8是具有用于與多個位線對耦接的專用讀端口的反相器截止晶體管的16T?SRAM單元的簡化示意圖；以及

圖9以框圖形式示出了其中共享公共的位線對和字線的RF型位單元與6T?SRAM位單元陣列交錯的SRAM架構。

具體實施方式

SRAM位單元架構被描述為具有通過給6T?SRAM架構提供分離的數據存取讀路徑而共享至少第一位線對和字線信號的專用讀端口。每條數據存取路徑都包括被連接用于在不暴露存儲器單元的存儲節點的情況下于讀操作期間驅動單元讀節點的并且在寫操作期間充當寫端口的一個或多個讀端口晶體管。通過提供在讀操作期間隔離存儲器單元的存儲節點并且防止存儲器單元驅動位線的專用的讀端口設計，在SRAM單元中的晶體管的尺寸不受所需的驅動能力限制，意味著SRAM架構能夠在存儲器單元中使用最小尺寸的晶體管來實現更高的操作速度并且達到高速數字電路的要求。另外，通過公開具有共享公共的位線對和字線的專用讀端口的單端口位單元，位單元能夠與6T位單元陣列交錯以支持各種應用，例如多位翻轉的軟錯誤率(SER)的事件檢測。

現在將參照附圖來描述本發明的各種說明性的實施例。雖然在下面的描述中闡明了各種細節，但是應當意識到，本發明可以在沒有這些特定細節的情況下實施，并且可以對在此所描述的本發明作出眾多的實現方式特定的決策以實現在各種實現方式間彼此不同的器件設計者的特定目標，例如適應處理技術或設計相關的約束。雖然該研發工作可能是復雜的且耗時的，但是對獲益于本公開內容的本領域技術人員而言它將仍然是常規的任務。例如，本發明的所選實施例大部分以本領域技術人員所已知的電子零件和電路來實現，并且因此，不對電路細節作更多的解釋，因為此類細節是眾所周知的并且認為這對教導本領域技術人員如何實現或使用本發明是沒有必要。另外，參照不包括每個電路細節或特征的簡化的電路示意圖和框圖來描述所選擇的方面以便避免限制本發明或使本發明變得難理解。本領域技術人員使用此類描述和表示來描述和傳達他們工作的主旨給本領域的其他技術人員。