[發(fā)明專利]線內(nèi)寄存器文件位單元

無效

• 申請(qǐng)?zhí)枺?/td>: 201210017263.4
• 申請(qǐng)日: 2012-01-19
• 公開（公告）號(hào): CN102623044A
• 公開（公告）日: 2012-08-01
• 發(fā)明（設(shè)計(jì)）人: R·拉瑪拉朱
• 申請(qǐng)（專利權(quán)）人: 飛思卡爾半導(dǎo)體公司
• 主分類號(hào): G11C11/413
• 分類號(hào): G11C11/413
• 代理公司: 中國(guó)國(guó)際貿(mào)易促進(jìn)委員會(huì)專利商標(biāo)事務(wù)所 11038
• 代理人: 秦晨

1.一種存儲(chǔ)器，包括：

按行和列來布置的多個(gè)存儲(chǔ)器單元；

沿行方向排布的多個(gè)字線；

沿列方向排布用于讀取和寫入存儲(chǔ)器單元數(shù)據(jù)的多個(gè)位線對(duì)；以及沿列方向排布的多個(gè)寫使能線；

其中所述多個(gè)存儲(chǔ)器單元包括靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)單元，所述SRAM單元包括：

存儲(chǔ)器單位，包括兩個(gè)交叉耦接的反相器，用于將數(shù)據(jù)存儲(chǔ)于第一和第二內(nèi)部節(jié)點(diǎn)；

兩個(gè)數(shù)據(jù)存取器件，分別耦接至所述第一和第二內(nèi)部節(jié)點(diǎn)，并控制所述交叉耦接的反相器以使得能夠在提供給所述SRAM單元的寫使能線的控制之下從一對(duì)外部節(jié)點(diǎn)寫入數(shù)據(jù)；以及

兩個(gè)讀端口器件，分別連接在所述第一和第二內(nèi)部節(jié)點(diǎn)與提供給所述SRAM單元的位線對(duì)之間，以使得在所述數(shù)據(jù)存取器件被截止時(shí)能夠在提供給所述SRAM單元的字線的控制之下從所述存儲(chǔ)器單位讀出數(shù)據(jù)，其中每一個(gè)讀端口器件包括與外部節(jié)點(diǎn)耦接的上拉器件。

2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其中所述交叉耦接的反相器的每一個(gè)以NMOS和PMOS晶體管對(duì)來形成。

3.根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其中所述數(shù)據(jù)存取器件的每一個(gè)包括存取晶體管，所述存取晶體管被以源極-漏極方式耦接在所述存儲(chǔ)器單位與所述一對(duì)外部節(jié)點(diǎn)中的一個(gè)外部節(jié)點(diǎn)之間，并且所述存取晶體管由提供給所述SRAM單元的所述寫使能線來選通。

4.根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其中所述讀端口器件的每一個(gè)包括：

第一晶體管，所述第一晶體管被以源極-漏極方式耦接在所述一對(duì)外部節(jié)點(diǎn)中的一個(gè)外部節(jié)點(diǎn)與提供給所述SRAM單元的所述位線對(duì)中的一個(gè)位線之間，并且所述第一晶體管由提供給所述SRAM單元的所述字線來選通；

第二晶體管，所述第二晶體管被以源極-漏極方式耦接在所述一對(duì)外部節(jié)點(diǎn)中的一個(gè)外部節(jié)點(diǎn)與第一地線參考電壓之間，并且所述第二晶體管由所述第一和第二內(nèi)部節(jié)點(diǎn)中的一個(gè)節(jié)點(diǎn)來選通；以及

第三晶體管，所述第三晶體管被以源極-漏極方式耦接在所述一對(duì)外部節(jié)點(diǎn)中的一個(gè)外部節(jié)點(diǎn)與第二供電參考電壓之間，并且所述第三晶體管由所述第一和第二內(nèi)部節(jié)點(diǎn)中的另一個(gè)節(jié)點(diǎn)來選通，由此形成所述上拉器件。

5.根據(jù)權(quán)利要求4所述的存儲(chǔ)器，其中所述讀端口器件的每一個(gè)還包括：

第四晶體管，所述第四晶體管被以源極-漏極方式耦接在所述上拉節(jié)點(diǎn)與第二供電參考電壓之間，并且所述第四晶體管由提供給所述SRAM單元的所述寫使能線來選通，由此形成所述上拉器件的一部分。

6.根據(jù)權(quán)利要求4所述的存儲(chǔ)器，其中所述交叉耦接的反相器的每一個(gè)以NMOS和PMOS晶體管對(duì)來形成，所述NMOS和PMOS晶體管對(duì)通過由提供給所述SRAM單元的所述寫使能線來選通的PMOS晶體管來耦接至所述第二供電參考電壓，由此使所述反相器在寫操作期間截止。

7.根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其中所述存儲(chǔ)器單位還包括一對(duì)位線存取器件，分別連接在所述一對(duì)外部節(jié)點(diǎn)與提供給所述SRAM單元的第二位線對(duì)之間，并且由提供給所述SRAM單元的所述字線來選通，以在所述數(shù)據(jù)存取器件被截止時(shí)使得能夠在所述字線的控制之下從所述存儲(chǔ)器單位讀出數(shù)據(jù)。

8.根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其中所述靜態(tài)隨機(jī)存取存儲(chǔ)器單元包括與在所述多個(gè)存儲(chǔ)器單元的不同行和列中的6晶體管SRAM單元交錯(cuò)的SRAM單元。

9.一種靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)單元，包括：

存儲(chǔ)器單位，其包括兩個(gè)交叉耦接的反相器，用于借助所述反相器的開關(guān)活動(dòng)將數(shù)據(jù)存儲(chǔ)于一對(duì)存儲(chǔ)節(jié)點(diǎn)；

兩個(gè)數(shù)據(jù)存取晶體管，分別連接在一對(duì)單元讀節(jié)點(diǎn)與所述一對(duì)存儲(chǔ)節(jié)點(diǎn)之間，用于在寫入使能線的控制之下將數(shù)據(jù)寫入所述存儲(chǔ)器單位；

兩個(gè)讀端口器件，每一個(gè)連接在位線與所述存儲(chǔ)器單位中的存儲(chǔ)節(jié)點(diǎn)之間以在字線的控制之下提供數(shù)據(jù)存取路徑，從而在讀操作期間在不暴露所述存儲(chǔ)器單元的所述存儲(chǔ)節(jié)點(diǎn)的情況下驅(qū)動(dòng)單元讀節(jié)點(diǎn)；以及

與每一個(gè)讀端口器件連接的上拉晶體管器件。

10.根據(jù)權(quán)利要求9所述的SRAM單元，其中所述兩個(gè)數(shù)據(jù)存取晶體管的每一個(gè)包括NMOS晶體管，所述NMOS晶體管被以源極-漏極方式耦接在所述存儲(chǔ)器單位與所述一對(duì)單元讀節(jié)點(diǎn)中的一個(gè)單元讀節(jié)點(diǎn)之間，并且所述NMOS晶體管由所述寫使能線來選通。