[發明專利]較小等離子損傷的高密度等離子體沉積方法無效
| 申請號: | 201210014804.8 | 申請日: | 2012-01-18 |
| 公開(公告)號: | CN102543756A | 公開(公告)日: | 2012-07-04 |
| 發明(設計)人: | 徐強;張文廣;鄭春生;陳玉文 | 申請(專利權)人: | 上海華力微電子有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L21/3105;H01L29/78;C23C16/50;C23C16/04 |
| 代理公司: | 上海新天專利代理有限公司 31213 | 代理人: | 王敏杰 |
| 地址: | 201210 上海市浦*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 較小 等離子 損傷 高密度 等離子體 沉積 方法 | ||
技術領域
本發明涉及一種等離子體沉積方法,尤其涉及一種能夠減小沉積過程中等離子損傷的沉積的方法。
背景技術
隨著半導體技術的飛速發展,單個芯片上所能承載的晶體管數量以驚人的速度增長,與此同時,半導體制造商們出于節約成本的需要迫切地希望單個晶圓上能夠容納更多的芯片。這種趨勢推動了半導體器件特征尺寸的顯著減小,相應地也對芯片制造工藝提出了更高的要求,其中一個具有挑戰性的難題就是絕緣介質在各個薄膜層之間均勻無孔的填充,以提供充分有效的隔離保護,包括淺槽隔離(Shallow-Trench-Isolation),金屬前絕緣層(Pre-Metal-Dielectric),金屬層間絕緣層(Inter-Metal-Dielectric)等等。
此前,大多數芯片廠普遍采用等離子體增強化學氣相沉積(PE?CVD)進行絕緣介質的填充。這種工藝對于大于0.8微米的間隔具有良好的填孔效果,然而對于小于0.8微米的間隔,用PE?CVD工藝一步填充具有高的深寬比(定義為間隙的深度和寬度的比值)的間隔時會在間隔中部產生夾斷
為了解決這一難題,淀積-刻蝕-淀積工藝被用以填充0.5微米至0.8微米的間隙,也就是說,在初始淀積完成部分填孔尚未發生夾斷時緊跟著進行刻蝕工藝以重新打開間隙入口,之后再次淀積以完成對整個間隙的填充。隨著半導體器件特征尺寸的不斷減小,這種淀積-刻蝕-淀積的工藝流程被循環使用以滿足填充更小間隙的要求。顯而易見,為了填充越小的間隔,?需要被執行越來越多的工藝循環,在不斷降低產量的同時也顯著增加了芯片成本,而且由于本身工藝的局限性,即便采用循環工藝,PE?CVD對于小于0.5?微米的間隙還是無能為力。
其他一些傳統CVD工藝,如常壓CVD(APCVD)和亞常壓CVD(SACVD)雖然可以提供對小至0.25?微米的間隔的無孔填充,但這些缺乏等離子體輔助淀積產生的膜會依賴下層表面而顯示出不同的淀積特性,另外還有低密度和吸潮性等缺點,需要PE?CVD增加上保護層和下保護層,或者進行后淀積處理(如退火回流等)。這些工序的加入同樣提高了生產成本,增加了整個工藝流程的步驟和復雜性。
在探索如何同時滿足高深寬比間隙的填充和控制生產成本的過程中誕生了高密度等離子體化學氣相淀積(HDP?CVD)工藝,它的突破創新之處就在于,在同一個反應腔中同步地進行淀積和刻蝕的工藝。具體來說,在常見的HDP?CVD?制程中,淀積工藝通常是由SiH4和O2的反應來實現,而蝕刻工藝通常是由Ar和O2的濺射來完成。
HDP?CVD?工藝自問世以來憑借其獨特的在高密度等離子體反應腔中同步淀積和刻蝕絕緣介質的反應過程實現了在較低溫度下對高深寬比間隔的優良填充,其所淀積的絕緣介質膜具有高密度,低雜質缺陷等優點,同時對硅片有優良的粘附能力,因此,HDP?CVD工藝自20?世紀90?年代中期開始被先進的芯片工廠采用以來,以其卓越的填孔能力、穩定的淀積質量、可靠的電學特性等諸多優點而迅速成為0.25?微米以下先進工藝的主流,使HDP?CVD?工藝迅速取代其他傳統工藝而一舉成為先進半導體制程中對超細間隔進行絕緣介質填充的首選。
但由于HDP?CVD工藝具有同時進行沉積和蝕刻的特點,其需要較高的等離子體密度以及較大功率的射頻電源,通常所用的射頻功率為5000瓦以上。因此,利用HDP?CVD方法在形成PMD時,由于其等離子體密度高、功率大以及生長的時間長,在實際生產過程中,等離子體會造成對柵極氧化層的損傷,使其漏電流增加,器件的可靠性下降。
HDP?方法淀積可以大致分為兩個步驟,第一步是利用無偏置的射頻電源淀積一層富氧二氧化硅做為保護層,由于該保護層利用無偏置的射頻電源淀積,其等離子體轟擊的效果較小,但是填充能力較差,通常淀積的厚度在100-200A左右;第二步是用含有偏置的射頻電源淀積主體薄膜,由于有第一步所淀積的二氧化硅做為保護層,第二步淀積主體薄膜的過程中,其等離子體的損傷會被保護層部分吸收,從而在整體上來看,HDP淀積的過程其等離子體損傷較小。
然而在實驗中發現,為了能夠填充到更小的尺寸,需要不斷的加大HDP第二步淀積中的偏置射頻電源功率,從而其等離子體損傷也逐漸增大。
發明內容
為了降低HDP?CVD過程中等離子造成的損傷,本發明提供了一種較小等離子損傷的高密度等離子體沉積方法,通過改變HDP保護層的材質,減小了在HDP?CVD制程沉積過程中所帶來的等離子體損傷。
因此,本發明的目的是提供一種較小等離子損傷的高密度等離子體沉積方法,具體地,步驟包括:
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華力微電子有限公司,未經上海華力微電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210014804.8/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種井下緊急定位呼叫的方法和裝置
- 下一篇:一種可快速拆裝窺器的陰式探頭
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





