[發明專利]防止電荷耦合的ESD保護

有效

• 申請號: 201210013161.5
• 申請日: 2012-01-16
• 公開（公告）號: CN102593805A
• 公開（公告）日: 2012-07-18
• 發明（設計）人: 克里斯托弗·A·貝內特;康泰現
• 申請（專利權）人: 快捷半導體（蘇州）有限公司;快捷半導體公司
• 主分類號: H02H9/02
• 分類號: H02H9/02
• 代理公司: 北京派特恩知識產權代理事務所(普通合伙) 11270
• 代理人: 武晨燕;周義剛

技術領域

本發明涉及電子電路，更具體地說，涉及用于電子電路的靜電放電保護。

背景技術

靜電放電(ESD)可表現為處于不同電勢的導體間的突發瞬時電流，在某些示例中，該突發瞬時電流可能會損壞電子元件或材料。在ESD測試期間，輸入/輸出(I/O)緩沖器(例如，高電流I/O緩沖器，例如那些在蜂窩電話或其他具有I/O的電子器件中發現的)被損壞。失效分析發現I/O緩沖器內部的預驅動器(pre-driver)電路被損壞。進一步的測試表明預驅動器電路的輸出PMOS的大漏/柵電容會導致ESD電荷耦合到預驅動器上。

發明內容

本發明探討用于減小對緩沖電路的ESD損壞的設備和方法。在一個示例中，輸出緩沖器可包括：輸出；第一晶體管，被配置成將輸出連接到高邏輯供電軌；第二晶體管，被配置成將輸出節點連接到低邏輯供電軌；預驅動器邏輯，被配置成驅動第一晶體管的柵極和第二晶體管的柵極；以及第一電阻器，被配置成減小第一晶體管和預驅動器邏輯之間的靜電放電(ESD)誘導電流。

在一個示例中，一種設備可包括：N溝道金屬氧化物半導體(NMOS)場效應晶體管預驅動器；NMOS管；P溝道金屬氧化物半導體(PMOS)場效應晶體管預驅動器；PMOS管；輸出，位于所述NMOS管源極和所述PMOS管漏極之間；第一限流器，位于所述NMOS預驅動器和所述NMOS管柵極之間；以及第二限流器，位于所述PMOS預驅動器和所述PMOS管柵極之間。

在一個示例中，一種方法可包括：在輸出緩沖器的預驅動器處接收輸入信號；響應于所述輸入信號的第一狀態，利用第一晶體管將輸出連接到高邏輯供電軌；響應于所述輸入信號的第二狀態，利用第二晶體管將所述輸出連接到低邏輯供電軌；以及利用第一限流器限制第一晶體管的柵極與所述預驅動器之間的第一靜電放電(ESD)誘導電流。

此概述的目的在于提供本專利申請的主題的概覽，而非提供對本發明的排他性或窮盡性闡釋。后續的具體實施方式用于提供更多與本專利申請有關的信息。

附圖說明

在不需要按比例繪制的附圖中，相似的數字可描述不同視圖中的相似元件。具有不同字母后綴的相似數字可表示相似元件的不同情況。附圖通常通過實例的方式而非通過限制的方式闡述本申請中所討論的各種實施例。

圖1示出了配置成提供ESD保護的I/O緩沖電路的一般示例，該電路包括：P溝道金屬氧化物半導體(PMOS)場效應晶體管預驅動器、PMOS管、N溝道金屬氧化物半導體(NMOS)場效應晶體管預驅動器、以及NMOS管；

圖2示出了配置成提供ESD保護的I/O緩沖電路的一般示例。

具體實施方式

靜電放電(ESD)是處于不同電勢的導體間的突發瞬時電流，在某些示例中，該突發瞬時電流可能會損壞電子元件或材料。在一個示例中，在ESD測試期間，輸入/輸出(I/O)緩沖器(例如，高電流I/O緩沖器，例如那些在蜂窩電話或其他具有I/O的電子器件中發現的)被損壞。失效分析發現I/O緩沖器內部的預驅動器電路被損壞。進一步的測試表明預驅動器電路的輸出PMOS的大漏/柵電容會導致ESD電荷耦合到預驅動器上。當I/O緩沖器是過壓容限(over-voltage?tolerant)I/O緩沖器時，該問題會變得更嚴重，因為在過壓容限I/O緩沖器中，輸出PMOS的漏/柵電容和源/柵電容會促成ESD耦合。

本發明人已經認識到一種改善靜電放電(ESD)性能的方法和系統，該方法和系統與現有用于ESD保護的系統和方法相比，無需利用有效硅面積(significant?silicon?area)，從而不犧牲輸入/輸出(I/O)緩沖器性能。在一個示例中，電源和預驅動器電路的輸出可被限流的從而確保從接觸墊到預驅動器中易損(vulnerable)NMOS的所有路徑免受ESD。在一個示例中，限流不足以引起在I/O最大啟動速度(I/O?max?toggling?speed)或邊緣速率方面的性能降低。