[發(fā)明專利]防止電荷耦合的ESD保護(hù)

有效

• 申請(qǐng)?zhí)枺?/td>: 201210013161.5
• 申請(qǐng)日: 2012-01-16
• 公開（公告）號(hào): CN102593805A
• 公開（公告）日: 2012-07-18
• 發(fā)明（設(shè)計(jì)）人: 克里斯托弗·A·貝內(nèi)特;康泰現(xiàn)
• 申請(qǐng)（專利權(quán)）人: 快捷半導(dǎo)體（蘇州）有限公司;快捷半導(dǎo)體公司
• 主分類號(hào): H02H9/02
• 分類號(hào): H02H9/02
• 代理公司: 北京派特恩知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11270
• 代理人: 武晨燕;周義剛

1.一種電路，其特征在于，包括：

輸出；

第一晶體管，被配置成將輸出連接到高邏輯供電軌；

第二晶體管，被配置成將輸出連接到低邏輯供電軌；

預(yù)驅(qū)動(dòng)器邏輯，被配置成驅(qū)動(dòng)第一晶體管的柵極和第二晶體管的柵極；以及

第一電阻器，被配置成減小第一晶體管和預(yù)驅(qū)動(dòng)器邏輯之間的靜電放電ESD誘導(dǎo)電流。

2.根據(jù)權(quán)利要求1所述的電路，包括第二電阻器，所述第二電阻器被配置成減小所述第二晶體管和所述預(yù)驅(qū)動(dòng)器邏輯之間的第二ESD誘導(dǎo)電流。

3.根據(jù)權(quán)利要求1所述的電路，其中所述預(yù)驅(qū)動(dòng)器邏輯包括NAND門，所述NAND門被配置成接收使能信號(hào)和輸入信號(hào)并向所述第一晶體管提供第一控制信號(hào)。

4.根據(jù)權(quán)利要求1所述的電路，其中所述預(yù)驅(qū)動(dòng)器邏輯包括NOR門，所述NOR門被配置成接收使能信號(hào)和輸入信號(hào)并向所述第二晶體管提供第二控制信號(hào)。

5.根據(jù)權(quán)利要求1所述的電路，包括第三晶體管，所述第三晶體管被配置成：接收使能信號(hào)；響應(yīng)于所述使能信號(hào)的第一狀態(tài)，將所述高邏輯供電軌連接到電源電壓；以及響應(yīng)于所述使能信號(hào)的第二狀態(tài)，將所述高邏輯供電軌與所述電源電壓斷開。

6.根據(jù)權(quán)利要求5所述的電路，包括連接到所述第三晶體管的柵極的緩沖器或逆變器中的至少一個(gè)。

7.根據(jù)權(quán)利要求6所述的電路，包括第三電阻器，所述第三電阻器被配置成減小所述第一晶體管與所述緩沖器或所述逆變器中的至少一個(gè)之間的第三ESD誘導(dǎo)電流。

8.根據(jù)權(quán)利要求1所述的電路，包括轉(zhuǎn)換器，所述轉(zhuǎn)換器被配置成將所述高邏輯供電軌維持在電壓供應(yīng)的電壓或所述輸出的電壓中的較高值。

9.根據(jù)權(quán)利要求8所述的電路，其中所述轉(zhuǎn)換器包括：第一轉(zhuǎn)換器晶體管，被配置成連接到所述輸出和所述高邏輯供電軌；以及第二轉(zhuǎn)換器晶體管，被配置成連接到所述電壓供應(yīng)和所述高邏輯供電軌。

10.根據(jù)權(quán)利要求9所述的電路，包括第四電阻器，所述第四電阻器被配置成減小所述輸出和所述第一轉(zhuǎn)換器晶體管之間的第四ESD誘導(dǎo)電流。

11.根據(jù)權(quán)利要求10所述的電路，包括第五電阻器，所述第五電阻器被配置成減小所述電壓供應(yīng)和所述第二轉(zhuǎn)換器晶體管之間的第五ESD誘導(dǎo)電流。

12.根據(jù)權(quán)利要求1至11中任一項(xiàng)所述的電路，其中所述第一晶體管包括P溝道金屬氧化物半導(dǎo)體PMOS場(chǎng)效應(yīng)晶體管。

13.根據(jù)權(quán)利要求1至11中任一項(xiàng)所述的電路，其中所述第二晶體管包括N溝道金屬氧化物半導(dǎo)體NMOS場(chǎng)效應(yīng)晶體管。

14.一種設(shè)備，其特征在于，包括：

N溝道金屬氧化物半導(dǎo)體NMOS場(chǎng)效應(yīng)晶體管預(yù)驅(qū)動(dòng)器；

NMOS管；

P溝道金屬氧化物半導(dǎo)體PMOS場(chǎng)效應(yīng)晶體管預(yù)驅(qū)動(dòng)器；

PMOS管；

輸出，位于所述NMOS管源極和所述PMOS管漏極之間；

第一限流器，位于所述NMOS預(yù)驅(qū)動(dòng)器和所述NMOS管柵極之間；以及

第二限流器，位于所述PMOS預(yù)驅(qū)動(dòng)器和所述PMOS管柵極之間。

15.根據(jù)權(quán)利要求14所述的設(shè)備，其中所述第一限流器或所述第二限流器中的至少一個(gè)包括電阻器。

16.根據(jù)權(quán)利要求14或15所述的設(shè)備，其中集成電路包括：

所述NMOS預(yù)驅(qū)動(dòng)器；

所述NMOS管；

所述PMOS預(yù)驅(qū)動(dòng)器；

所述PMOS管；以及

所述第一限流器和所述第二限流器。

17.一種方法，其特征在于，包括：

在輸出緩沖器的預(yù)驅(qū)動(dòng)器處接收輸入信號(hào)；

響應(yīng)于所述輸入信號(hào)的第一狀態(tài)，利用第一晶體管將輸出連接到高邏輯供電軌；

響應(yīng)于所述輸入信號(hào)的第二狀態(tài)，利用第二晶體管將所述輸出連接到低邏輯供電軌；以及

利用第一限流器限制第一晶體管的柵極與所述預(yù)驅(qū)動(dòng)器之間的第一靜電放電ESD誘導(dǎo)電流。

18.根據(jù)權(quán)利要求17所述的方法，包括：利用第二限流器限制第二晶體管的柵極與所述預(yù)驅(qū)動(dòng)器之間的第二ESD誘導(dǎo)電流。