[發明專利]半導體器件

無效

• 申請號: 201210011940.1
• 申請日: 2007-04-20
• 公開（公告）號: CN102543155A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 都昌鎬
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: G11C8/08
• 分類號: G11C8/08;G11C7/02;G11C7/10
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 黃小臨

本申請是申請日為2007年4月20日、申請號為200710100833.5、發明名稱為“半導體器件”的發明專利申請的分案申請。

技術領域

本發明涉及一種半導體器件；且更明確地說，涉及一種具有屏蔽線的半導體器件及其驅動方法。

背景技術

如本領域所熟知的，半導體器件為用于儲存大量數據的半導體器件。此半導體器件可主要劃分為儲存數據的數據儲存區及用于有效存取儲存于該數據儲存區中的數據的周邊區。數據儲存區具有多個用于儲存對應數目的數據比特的單位單元。周邊區具有：數據輸出電路，其用于接收儲存于該數據儲存區中的數據及向外部輸出該數據；數據輸入電路，其用于將在外部接收的數據傳送至該數據儲存區；以及地址輸入電路，其用于接收用于指定待存取的數據的位置的地址。此外，周邊區進一步具有模式寄存器，其儲存使以上電路能夠常規地操作的信息。舉例而言，該模式寄存器儲存諸如下列的信息：表示在單一數據存取期間輸出的數據比特的數目的脈沖長度、表示自輸入地址至輸出對應的數據的時間的列地址選通(CAS)等待時間(latency)等等。

在一般的半導體器件中，數據輸出電路、數據輸入電路及地址輸入電路為在數據存取操作期間連續操作的電路。另一方面，諸如模式寄存器的電路并非對于每一數據存取皆操作，而僅當半導體器件在初始操作期間設定相關信息時進行操作。因此，一旦與該模式寄存器相關聯的線或導線中的每一個被指定在一個電平，則在執行數據存取操作時，無需變化該電平。

半導體器件將該線用作其它線的屏蔽線，以便有效地配置內部電路及線。然而，一個缺點在于，由于處于屏蔽線的保護下的每一條線的電壓電平的變化，可能存在誤差。即，該屏蔽線受到處于屏蔽線的保護下的線的電平轉變的影響，因此使得有可能轉變至相反電平而不維持原始所需的電平。

圖1為表示線之間的耦合電容器的示意圖。

參看圖1，其中提供了屏蔽線S、處于屏蔽線的保護下的線A1及A2、以及安置于其間的耦合電容器Cc1及Cc2。此外，在屏蔽線S與基板之間存在寄生電容器Csb。當線A1及A2的電壓電平從接地電壓電平升高至電源電壓電平時，配置于其間的屏蔽線S的電壓將升高ΔVc。此時，升高的電平影響耦接到屏蔽線的電路的操作，且因此，可經由屏蔽線S輸出不同于預定電平的信號的電平。在無電荷額外地流至線A1及A2內的假設下，可得出圖1中所示的方程式。事實上，由于半導體器件具有用于驅動線A1及A2的驅動器，所以根據驅動線A1及A2的驅動器的驅動能力及其電阻，線A1及A2的變化寬度可彼此不同。

圖2為更明確地描述由圖1中所示的耦合電容器引起的問題的圖。

參看圖2，屏蔽線S用于將信號輸出單元10輸出的信號傳輸至信號輸入單元20。經由屏蔽線S傳輸的信號(諸如當記憶體裝置初始設定時所需的信號)一旦設定，則不意欲其變化。因此，在允許記憶體裝置執行數據存取操作的常規模式中，施加至屏蔽線S的信號的電平一旦設定則不變化。

首先假設，屏蔽線S維持在邏輯低電平下且信號連續傳遞至鄰近于屏蔽線S的線A1及A2中的每一個。當至線A1及A2中的每一個的信號從接地電壓電平升高至電源電壓時，屏蔽線S的電壓電平因耦合效應而升高ΔVb。此時，若電壓電平由于升高的電壓ΔVb而高于配置于信號輸入單元20中的MOS晶體管的閾值電壓，則MOS晶體管MN2接通。當MOS晶體管MN2接通時，節點N2處的電壓電平自邏輯高電平轉變為邏輯低電平。這意味著常規設定的信號改變為可引起半導體器件的操作誤差的不適當電平。

當屏蔽線S的電壓電平維持在邏輯高電平時，亦可引起以上問題。在此情況下，當線A1及A2的電壓電平自邏輯高電平降至邏輯低電平時，屏蔽線S的電壓電平可自該邏輯高電平降落ΔVb。由于ΔVb的降落的電壓，所以當MOS晶體管MP2接通時，節點N2處的電平可自邏輯低電平轉變為邏輯高電平。這也意味常規設定的信號改變為不適當電平，此使半導體器件發生故障且引起其中的任何誤差。為了解決以上問題，屏蔽線可包括無信號經由其傳輸的虛設線(dummy?line)，但在此情況下，增加了電路尺寸。

發明內容

因此，本發明的目標為提供一種半導體器件，其即使在鄰近的線的電壓電平變化時也能夠穩定地維持屏蔽線的電壓電平。