[發明專利]一種低壓本征NMOS器件及其制造方法有效
| 申請號: | 201210009713.5 | 申請日: | 2012-01-13 |
| 公開(公告)號: | CN103050529A | 公開(公告)日: | 2013-04-17 |
| 發明(設計)人: | 劉冬華;石晶;錢文生;胡君;段文婷 | 申請(專利權)人: | 上海華虹NEC電子有限公司 |
| 主分類號: | H01L29/78 | 分類號: | H01L29/78;H01L29/08;H01L29/10;H01L21/336 |
| 代理公司: | 上海浦一知識產權代理有限公司 31211 | 代理人: | 丁紀鐵 |
| 地址: | 201206 上海市*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 低壓 nmos 器件 及其 制造 方法 | ||
技術領域
本發明涉及半導體制造領域,特別是涉及一種低壓本征NMOS器件。本發明還涉及一種低壓本征NMOS器件的制造方法
背景技術
本征NMOS器件具有低閾值電壓,當它的柵極電壓為零伏是出于開的狀態,在模擬電路中經常被采用,主要是用作傳輸器件。在鍺硅BiCMOS工藝中,為了隔離外部噪聲,降低電路的高頻噪聲,特別是低噪聲功率放大器(LNA),有的時候需要采用高電阻率的硅襯底材料,比如電阻率為1000ohm.cm襯底。相比常規電阻率為10ohm.cm左右的硅襯底,這種高電阻率的硅襯底的摻雜濃度降低了數十倍。因此對本征NMOS來說,特別是核心低壓本征NMOS(Core?Native?NMOS),由于溝道沒有任何額外的摻雜,溝道長度需要加長2~3倍,才能避免器件的源和漏發生穿通。對于工作電壓為1.8伏特的本征NMOS,當襯底電阻率從10ohm.cm變為1000ohm.cm時,它的溝道長度需要從0.8微米加長到2微米才能避免源漏穿通現象的發生。雖然在本征NMOS的電路中被使用的數量不是很多,但溝道長度增加導致的驅動電流下降,最終會導致電路中需要并聯更多的器件才能滿足電路的性能,間接導致電路面積變大。
發明內容
本發明要解決的技術問題是提供一種低壓本征NMOS器件在不改變工藝條件(無需增加溝道長度)的情況下,能抑制由于超高電阻率硅襯底導致的低壓本征NMOS器件源漏穿通現象。本發明還提供了一種低壓本征NMOS器件的制造方法。
為解決上述技術問題,本發明的低壓本征NMOS器件包括:硅襯底上部形成有注入區,注入區旁側形成有淺溝槽隔離,注入區上部形成有N型源漏區,注入區和硅襯底上方形成有柵氧化層,柵氧化層上方形成有柵多晶硅層,柵氧化層和柵多晶硅層的兩側形成有隔離側墻,N型源漏區和柵多晶硅層通過接觸孔引出連接金屬連線。
所述N型源漏區與柵氧化層、柵多晶硅層不存在重疊區域。
所述柵氧化層厚度為2納米~4納米。
本發明的低壓本征NMOS器件制造方法,包括:
(1)在硅襯底上制作淺溝槽隔離,淀積一層二氧化硅,在二氧化硅上方生長一層多晶硅,刻蝕后形成柵多晶硅層;
(2)利用高壓輸入輸出PMOS管LDD(輕摻雜漏注入)雜質注入,同時將這道雜質注入到低壓本征NMOS器件預設計的源漏區域形成注入區(利用高壓本征PMOS管制造過程中的I/O?PMOS的LDD注入);
(3)刻蝕去除部分二氧化硅,形成柵氧化層,在柵氧化層和柵多晶硅層兩側制作隔離側墻;
(4)熱退火(利用HBT制作過程中的熱退火),使注入區在橫向和縱向推進;
(5)在注入區進行源漏注入,形成N型源漏區;
(6)將N型源漏區和柵多晶硅層通過接觸孔引出連接金屬連線。
其中,實施步驟(1)時,采用電阻率是1000ohm.com的硅襯底。
其中,實施步驟(1)時,淀積二氧化硅厚度為2納米~4納米。
本發明的低壓本征NMOS器件制造過程中利用高壓輸入輸出PMOS(I/OPMOS)的LDD雜質注入,同時將這道雜質注入到NMOS器件預設計的源漏區域,這樣能提高溝道中在溝道兩側的雜質濃度。由于本征器件的溝道比較長,它的兩側摻雜濃度提高不會影響本征器件的閾值電壓。從而能有效地抑制了源漏穿通的發生,不需要再通過拉長器件溝道的方式來避免源漏穿通現象的發生,有利于低壓本征NMOS器件的小型化,有利于減小應用低壓本征NMOS器件的電路面積。
附圖說明
下面結合附圖與具體實施方式對本發明作進一步詳細的說明:
圖1是本發明低壓本征NMOS器件的示意圖。
圖2是本發明低壓本征NMOS器件制造方法的流程圖。
圖3是本發明低壓本征NMOS器件制造方法示意圖一,顯示步驟(1)形成的器件。
圖4是本發明低壓本征NMOS器件制造方法示意圖二,顯示步驟(2)形成的器件。
圖5是本發明低壓本征NMOS器件制造方法示意圖三,顯示步驟(3)形成的器件。
圖6是本發明低壓本征NMOS器件制造方法示意圖四,顯示步驟(4)形成的器件。
圖7是本發明低壓本征NMOS器件制造方法示意圖五,顯示步驟(5)形成的器件。
附圖標記說明
1是硅襯底
2是淺溝槽隔離
3是柵氧化層
4是柵多晶硅層
5是注入區(熱退火前)
6是隔離側墻
7是注入區(熱退火后)
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華虹NEC電子有限公司,未經上海華虹NEC電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210009713.5/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:硫回收裝置中煙氣鈉法脫硫單元
- 下一篇:等離子體有機廢氣除臭凈化器
- 同類專利
- 專利分類





