[發明專利]一種用電流差值來檢測互連線全開路缺陷的方法

有效

• 申請號: 201210008460.X
• 申請日: 2012-01-11
• 公開（公告）號: CN102645604A
• 公開（公告）日: 2012-08-22
• 發明（設計）人: 韋素芬;唐凱
• 申請（專利權）人: 集美大學
• 主分類號: G01R31/02
• 分類號: G01R31/02;G01R31/28;G01R19/10
• 代理公司: 西安通大專利代理有限責任公司 61200
• 代理人: 陸萬壽

1.一種用電流差值來檢測互連線全開路缺陷的方法，其特征在于，包括以下步驟：

(1)首先針對疑似存在開路缺陷的金屬線，從芯片版圖上獲取有哪些信號線與該開路缺陷候選點物理位置緊密相鄰的信息，基于該信息生成兩個特意形式的測試圖樣；

(2)順序地加載兩個測試圖樣；

(3)ATE設備在第二個測試圖樣加載之后的兩個規定的時間進行電流測量，若兩次測量的電流差值大于幾個微安，則可以判斷發生了互連線全開路缺陷；

(4)ATE設備在加載兩個測試圖樣的整個過程，都利用示波器觀察電流變化，若電流值發生“高”->“低”->“高”的變化，且電流最小值和穩定后的最大值之差為若干微安數量級，這樣也可以判斷發生了互連線全開路缺陷。

2.如權利要求1所述的方法，其特征在于：

所述步驟(1)是在集成電路設計階段，針對發生開路缺陷可能性高的開路缺陷候選點，從芯片版圖上獲取有哪些其它信號線與該開路缺陷候選點物理位置緊密相鄰的信息；基于這些信息，在集成電路設計階段，在可測性設計的測試向量生成時，DFT工程師對自動測試向量生成的工具設置約束條件，針對某個開路缺陷候選點，生成兩個特意的測試圖樣；這兩個測試圖樣為：第一個測試圖樣使得驅動開路候選點的電壓和它周圍緊鄰信號線的電壓都為低電平邏輯“0”；第二個測試圖樣使得驅動開路候選點的電壓仍舊為“0”，而它周圍緊鄰信號線的電壓都變為高電平邏輯“1”。

3.如權利要求1所述的方法，其特征在于：

所述步驟(2)是在集成電路的測試階段，ATE設備加載第一個測試圖樣；在第一個測試圖樣加載了6毫秒之后，ATE設備加載第二個測試圖樣；在該開路缺陷候選點物理位置接近的電源Vdd線或地Vss線上進行電流測試的準備。

4.如權利要求1所述的方法，其特征在于：

所述步驟(3)是在集成電路的測試階段，在ATE設備加載第二個測試圖樣之后的兩個時間進行電流值的采樣：第一次電流測試的采樣時間為加載第二個測試圖樣之后200微秒之內，第二次電流測試的采樣時間為加載第二個測試圖樣之后6毫秒之后；對兩次電流測量的電流差值進行分析：兩次電流測試值之差大于若干微安的數量級，就可判斷該開路缺陷候選點真正發生了互連線全開路缺陷。

5.如權利要求1所述的方法，其特征在于：

所述步驟(4)直接應用在所述步驟(2)之后，所述步驟(4)是在集成電路測試的失效響應分析階段，按照步驟(2)的方式順序加載兩個測試圖樣，ATE設備在加載兩個測試圖樣的整個過程，都利用示波器觀察電流變化，若電流并非穩定不變，而是發生“高”->“低”->“高”的變化，且電流最小值和穩定的最大值之差為若干微安數量級，這樣也可以判斷發生互連線全開路缺陷。

6.如權利要求1所述的方法，其特征在于：

所述方法按照從所述步驟(1)到步驟(2)到步驟(3)的方式，該方式在集成電路的測試過程中判斷是否發生互連線全開路缺陷。

7.如權利要求1所述的方法，其特征在于：

所述方法按照從所述步驟(1)到步驟(2)到步驟(4)方式，進行失效響應分析，判斷該缺陷是否為互連線全開路缺陷。