[發明專利]一種氧化鋅薄膜晶體管的制備方法有效
申請號: | 201210008323.6 | 申請日: | 2012-01-12 |
公開(公告)號: | CN102544108A | 公開(公告)日: | 2012-07-04 |
發明(設計)人: | 韓德棟;蔡劍;王漪;王薇;王亮亮;任奕成;張盛東;劉曉彥;康晉鋒 | 申請(專利權)人: | 北京大學 |
主分類號: | H01L29/786 | 分類號: | H01L29/786;H01L29/06;H01L21/77 |
代理公司: | 北京萬象新悅知識產權代理事務所(普通合伙) 11360 | 代理人: | 賈曉玲 |
地址: | 100871*** | 國省代碼: | 北京;11 |
權利要求書: | 查看更多 | 說明書: | 查看更多 |
摘要: | |||
搜索關鍵詞: | 一種 氧化鋅 薄膜晶體管 制備 方法 | ||
技術領域
本發明涉及一種氧化鋅薄膜晶體管的制造方法,屬于平板顯示領域。
背景技術
目前,OLED平板顯示已經開始快速成熟。今年,除索尼表示將大規模研發和生產OLED電視之外,韓國電子業界領軍企業——三星電子和LG電子也于今年11月同時發布消息,將在明年年初的國際消費電子展覽會(CES)上推出55英寸有機發光二極管(OLED)電視。業界普遍認為,此舉將提前拉開OLED電視市場競爭的序幕。
而在有源驅動OLED顯示面板方面,以氧化鋅及其摻雜半導體材料作為有源區的薄膜晶體管在各個主要性能方面都明顯優于傳統的非晶硅薄膜晶體管和多晶硅薄膜晶體管:一、氧化鋅及其摻雜半導體材料薄膜晶體管具有高遷移率以適應OLED顯示模式、快速超大屏幕液晶顯示模式和3D顯示模式等諸多模式;二、氧化鋅及其摻雜半導體材料薄膜晶體管是非晶材料,具有良好一致的電學特性;三、氧化鋅及其摻雜半導體材料薄膜晶體管兼容于現在的平板顯示技術,能夠適用大的玻璃襯底(低溫工藝);四、氧化鋅及其摻雜半導體材料薄膜晶體管比非晶硅薄膜晶體管和有機薄膜晶體管更加穩定;五、氧化鋅及其摻雜半導體材料薄膜晶體管還具有其他優勢,比如當尺寸減小時沒有短溝道效應,也沒有類似與單晶硅的kink效應。
目前,如何高效地制備氧化鋅薄膜晶體管是本領域的熱點和難點。
發明內容
本發明的目的在于提供一種氧化鋅薄膜晶體管的制備方法,可有效地提高氧化鋅薄膜晶體管器件的性能。
本發明提供的氧化鋅薄膜晶體管,形成于玻璃襯底之上,包括一半導體緩沖層,一源區和一漏區,一半導體導電溝道區,一柵絕緣介質層,一柵電極,所述半導體緩沖層位于玻璃或者塑料襯底之上,所述源漏電極位于半導體緩沖層之上并與溝道區相交疊,所述半導體導電溝道層位于半導體緩沖層及小部分源漏電極之上,所述柵絕緣介質層位于半導體導電溝道層之上,所述柵電極層位于柵絕緣介質層之上。
本發明提供的氧化鋅薄膜晶體管制備方法包括以下步驟:
1)首先在玻璃襯底上生長一層半導體緩沖層;
2)在半導體緩沖層上生長一層透明導電薄膜,然后光刻和刻蝕形成源漏電極;
3)甩一層光刻膠,在源漏電極之間包含部分源漏電極的區域內無光刻膠,其余區域被光刻膠覆蓋,然后顯影,未被光刻膠覆蓋的區域為未來的溝道區;
4)濺射生長一層氧化鋅及其摻雜的半導體材料層作為半導體導電溝道層;
5)在半導體材料層之上生長一層二氧化硅、氮化硅或者高介電常數絕緣材料介質層或者其疊層組合作為柵介質層;
6)在柵介質層之上生長一層透明導電薄膜作為柵電極層;
7)剝離工藝去除生長在光刻膠之上的半導體材料層、柵介質層和柵電極層這三層疊層;
8)生長一層鈍化介質層,光刻和刻蝕形成柵、源和漏的引出孔;
9)生長一層金屬薄膜,光刻和刻蝕形成金屬電極和互連。
上述方法,步驟1)所生長的氧化物半導體層緩沖層,采用氧化鋅及其摻雜半導體材料形成。
所述的制作方法,步驟2)所生長的導電薄膜,可由透明導電材料ITO等形成。
所述的制作方法,步驟4)所生長的氧化物半導體層,采用氧化鋅及其摻雜半導體材料形成。
所述的制作方法,步驟5)所生長的柵絕緣介質層,由氧化鋁、二氧化硅、氮化硅或者高介電常數絕緣材料形成。
所述的制作方法,步驟6)所生長的導電薄膜,可由透明導電材料形成。
本發明的有益效果:
本發明首先利用半導體緩沖層來增加源漏電極與溝道材料的接觸面積,減小源漏接觸電阻,然后采用剝離工藝將連續生長的溝道層、柵介質層和柵電極層一起剝離。本發明簡化了制造流程,有效減小了源漏端接觸電阻,而且關鍵的溝道層、柵介質層和柵電極層這三層的生長過程完全沒有脫離真空環境。本發明優化了器件特性,提高了效率以及成品率。
附圖說明
圖1為本發明具體實施例所描述的氧化鋅薄膜晶體管的剖面結構示意圖;
圖2為本發明具體實施例所描述的氧化鋅薄膜晶體管的俯視結構示;
圖3(a)~(f)依次示出了本發明的薄膜晶體管一個制作方法的主要工藝步驟,其中:
圖3(b)示意了島狀半導體緩沖層形成的工藝步驟;
圖3(c)示意了源漏電極形成的工藝步驟;
圖3(d)示意了甩膠光刻的工藝步驟;
圖3(e)示意了半導體導電溝道層、柵絕緣介質層和柵電極層生長的工藝步驟;
圖3(f)示意了剝離工藝。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于北京大學,未經北京大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210008323.6/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類