[發(fā)明專利]與5伏CMOS工藝兼容的NLDMOS結(jié)構(gòu)及其制法

有效

• 申請?zhí)枺?/td>: 201210008147.6
• 申請日: 2012-01-12
• 公開（公告）號: CN103208519A
• 公開（公告）日: 2013-07-17
• 發(fā)明（設(shè)計）人: 石晶;劉冬華;段文婷;胡君
• 申請（專利權(quán)）人: 上海華虹NEC電子有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司 31211
• 代理人: 高月紅

技術(shù)領(lǐng)域

本發(fā)明涉及一種NLDMOS(N型橫向雙擴(kuò)散金屬氧化物半導(dǎo)體)結(jié)構(gòu)及其制法，特別是涉及一種與5伏CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)工藝兼容的NLDMOS結(jié)構(gòu)及其制法。

背景技術(shù)

DMOS(雙擴(kuò)散金屬氧化物半導(dǎo)體)由于具有耐高壓，大電流驅(qū)動能力和極低功耗等特點(diǎn)，目前在電源管理電路中被廣泛采用。在BCD(Bipolar-CMOS-DMOS)工藝中，DMOS雖然與CMOS集成在同一塊芯片中，但由于高耐壓和低導(dǎo)通電阻的要求，DMOS的本底區(qū)和漂移區(qū)的條件往往無法與CMOS現(xiàn)有的工藝條件共享。其主要原因是，DMOS在高耐壓的情況下，需要漂移區(qū)的摻雜要淡，從而實現(xiàn)在漏端有高壓偏置時，漂移區(qū)全部耗盡來增加漏端到本底之間的耗盡區(qū)寬度來分壓，并產(chǎn)生平坦的電場分布，一次擊穿電壓得以提高。CMOS的要求則是P阱【相對于N型金屬氧化物半導(dǎo)體(NMOS)】或N阱【相對于P型金屬氧化物半導(dǎo)體(PMOS)】的濃度要高，這樣可以提高器件與器件之間的隔離耐壓和抑制Latch-up效應(yīng)。

因此，需要開發(fā)一種能與CMOS工藝兼容的DMOS，使制備方便。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題是提供一種與5伏CMOS工藝兼容的NLDMOS結(jié)構(gòu)及其制法。在不改變?nèi)魏喂に嚄l件的情況下，本發(fā)明的NLDMOS結(jié)構(gòu)可使得擊穿電壓(BV)達(dá)到25伏以上，使器件有較大的安全工作區(qū)。

為解決上述技術(shù)問題，本發(fā)明的與5伏CMOS工藝兼容的NLDMOS結(jié)構(gòu)，包括：5伏CMOS工藝兼容形成的場氧區(qū)、多晶硅柵極、柵氧化層、隔離側(cè)墻和源漏，其中，還包括：由CMOS工藝中的P阱構(gòu)成的P型本底區(qū)，由CMOS工藝中的N阱構(gòu)成的N型漂移區(qū)；所述P型本底區(qū)和N型漂移區(qū)，位于P型襯底內(nèi)；源漏位于P型本底區(qū)和N型漂移區(qū)內(nèi)；柵氧化層位于P型襯底的上表面；多晶硅柵極位于柵氧化層之上；隔離側(cè)墻與多晶硅柵極相鄰；場氧區(qū)位于N型漂移區(qū)之上，且場氧區(qū)與多晶硅柵極有重疊。

所述場氧區(qū)與多晶硅柵極的重疊部分的長度范圍為0.1～3μm。

所述P型本底區(qū)和N型漂移區(qū)之間的距離為0.5～2μm。

所述NLDMOS結(jié)構(gòu)中，其積累區(qū)長度(LA)為-0.2～0.1μm。

另外，本發(fā)明還公開了一種與5伏CMOS工藝兼容的NLDMOS結(jié)構(gòu)的制作方法，包括：

(1)采用P阱作為P型本底區(qū)(P-Body)，N阱作為N漂移區(qū)(N-Drift)；

(2)控制NLDMOS中的P型本底區(qū)(由P阱構(gòu)成)和N漂移區(qū)(由N阱構(gòu)成)的距離，實現(xiàn)對N阱和P阱之間的PN結(jié)耐壓的調(diào)整；

(3)縮小積累區(qū)長度(LA)的尺寸，LA大小在-0.2～0.1μm之間(比常規(guī)LDMOS小)，利用N阱向P阱方向的橫向擴(kuò)散，維持器件良好特性的同時提高柵氧下方LOCOS鳥嘴處的耐壓水平；

(4)按5伏CMOS工藝，完成多晶硅柵、柵氧化層、隔離側(cè)墻、源漏和電極連接的制作。

對于上述方法，其具體步驟，包括：

1)利用有源區(qū)光刻，打開場氧區(qū)域，并在P型襯底(P-Sub)上刻蝕場氧區(qū)；

2)在P型襯底上進(jìn)行局部氧化(LOCOS)，形成場氧區(qū)；

3)光刻打開阱注入?yún)^(qū)域，向P型襯底分別注入P型雜質(zhì)離子和N型雜質(zhì)離子形成P阱和N阱，其中，N阱位于場氧區(qū)下方，且P阱作為NLDMOS的本底區(qū)，N阱作為NLDMOS的漂移區(qū)，N阱和P阱在NLDMOS區(qū)域間隔為0.5～2μm，積累區(qū)長度LA大小為-0.2～0.1μm；

4)在P型襯底上，通過熱氧化方法，生長115～160埃的柵氧化層，并淀積1000～3000埃的多晶硅，然后進(jìn)行多晶硅柵刻蝕，形成NLDMOS的多晶硅柵極；

5)淀積一層2500～3500埃的二氧化硅，干法刻蝕之后形成與多晶硅柵極相鄰的隔離側(cè)墻；

6)在隔離側(cè)墻形成后，P型本底區(qū)和N型漂移區(qū)內(nèi)選擇性的進(jìn)行常規(guī)的源漏離子注入，分別形成N型源漏；

7)采用與5伏CMOS工藝一致的工藝，進(jìn)行電極連接后，完成NLDMOS的制作。

本發(fā)明的NLDMOS結(jié)構(gòu)，可以集成在5伏CMOS工藝中，利用平臺中原有的工藝條件，在不額外增加光刻版并且不改變注入條件的情況下，僅通過調(diào)整器件P型本底區(qū)(由P阱構(gòu)成)和N漂移區(qū)(由N阱構(gòu)成)的距離以及縮小積累區(qū)長度(LA)的尺寸，使得器件保持較好特性的前提下，擊穿電壓能達(dá)到25伏以上，使器件有較大的安全工作區(qū)，并且其特性可以滿足開關(guān)器件和模擬器件的使用特性。

附圖說明