[發明專利]與5伏CMOS工藝兼容的NLDMOS結構及其制法

有效

• 申請號: 201210008147.6
• 申請日: 2012-01-12
• 公開（公告）號: CN103208519A
• 公開（公告）日: 2013-07-17
• 發明（設計）人: 石晶;劉冬華;段文婷;胡君
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 高月紅

1.一種與5伏CMOS工藝兼容的NLDMOS結構，包括：5伏CMOS工藝兼容形成的場氧區、多晶硅柵極、柵氧化層、隔離側墻和源漏，其特征在于，還包括：由CMOS工藝中的P阱構成的P型本底區，由CMOS工藝中的N阱構成的N型漂移區；

其中，所述P型本底區和N型漂移區，位于P型襯底內；源漏位于P型本底區和N型漂移區內；柵氧化層位于P型襯底的上表面；多晶硅柵極位于柵氧化層之上；隔離側墻與多晶硅柵極相鄰；場氧區位于N型漂移區之上，且場氧區與多晶硅柵極有重疊。

2.如權利要求1所述的結構，其特征在于，所述場氧區與多晶硅柵極的重疊部分的長度范圍為0.1～3μm。

3.如權利要求1所述的結構，其特征在于，所述P型本底區和N型漂移區之間的距離為0.5～2μm。

4.如權利要求1所述的結構，其特征在于，所述NLDMOS結構中，其積累區長度為-0.2～0.1μm。

5.如權利要求1所述的與5伏CMOS工藝兼容的NLDMOS結構的制作方法，其特征在于，包括：

(1)采用P阱作為P型本底區，N阱作為N漂移區；

(2)控制NLDMOS中的P型本底區和N漂移區的距離為0.5～2μm；

(3)縮小積累區長度至-0.2～0.1μm之間；

(4)按5伏CMOS工藝，完成場氧區、多晶硅柵、柵氧化層、隔離側墻、源漏和電極連接的制作。

6.如權利要求5所述的方法，其特征在于，所述方法的步驟，包括：

1)利用有源區光刻，打開場氧區域，并在P型襯底上刻蝕場氧區；

2)在P型襯底上進行局部氧化，形成場氧區；

3)光刻打開阱注入區域，向P型襯底分別注入P型雜質離子和N型雜質離子形成P阱和N阱，其中，N阱位于場氧區下方，且P阱作為NLDMOS的本底區，N阱作為NLDMOS的漂移區，N阱和P阱在NLDMOS區域間隔為0.5～2μm，積累區長度大小為-0.2～0.1μm；

4)在P型襯底上，通過熱氧化方法，生長115～160埃的柵氧化層，并淀積1000～3000埃的多晶硅，然后進行多晶硅柵刻蝕，形成NLDMOS的多晶硅柵極；

5)淀積一層2500～3500埃的二氧化硅，干法刻蝕之后，形成與多晶硅柵極相鄰的隔離側墻；

6)在隔離側墻形成后，P型本底區和N型漂移區內進行源漏離子注入，分別形成N型源漏；

7)采用與5伏CMOS工藝一致的工藝，進行電極連接后，完成NLDMOS的制作。