[發(fā)明專利]運(yùn)行時(shí)可重構(gòu)的嵌入式安全實(shí)時(shí)圖像壓縮系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201210007565.3
• 申請(qǐng)日: 2012-01-11
• 公開(kāi)（公告）號(hào): CN102547288A
• 公開(kāi)（公告）日: 2012-07-04
• 發(fā)明（設(shè)計(jì)）人: 賈智平;劉福財(cái)
• 申請(qǐng)（專利權(quán)）人: 山東大學(xué)
• 主分類號(hào): H04N7/26
• 分類號(hào): H04N7/26
• 代理公司: 濟(jì)南圣達(dá)知識(shí)產(chǎn)權(quán)代理有限公司 37221
• 代理人: 張勇

?

技術(shù)領(lǐng)域

本發(fā)明涉及一種運(yùn)行時(shí)可重構(gòu)的嵌入式安全實(shí)時(shí)圖像壓縮系統(tǒng)。

背景技術(shù)

隨著多媒體技術(shù)和網(wǎng)絡(luò)通信技術(shù)的飛速發(fā)展，特別是近年來(lái)物聯(lián)網(wǎng)的發(fā)展，極大地促進(jìn)了人們對(duì)實(shí)時(shí)圖像和視頻信息的需求。傳統(tǒng)實(shí)時(shí)圖像及視頻的傳輸主要采用有線的方式，這大大降低了實(shí)時(shí)圖像視頻采集設(shè)備的移動(dòng)性和易用性。為解決這個(gè)問(wèn)題，可改用目前正處于快速發(fā)展階段的無(wú)線網(wǎng)絡(luò)，但是無(wú)線網(wǎng)絡(luò)帶寬非常有限、安全性較低底，因此必須先解決這些問(wèn)題，才能使無(wú)線網(wǎng)絡(luò)傳輸成為可能。對(duì)原始圖像進(jìn)行壓縮，減少圖像大小，無(wú)疑是解決帶寬問(wèn)題的一個(gè)有效辦法。在目前眾多圖像壓縮算法中，又以JPEG最為常用。所謂JPEG，是聯(lián)合圖象專家組(Joint?Picture?Expert?Group)的英文縮寫(xiě)，是一個(gè)在國(guó)際標(biāo)準(zhǔn)組織(ISO)下從事靜態(tài)影像壓縮標(biāo)準(zhǔn)制定的委員會(huì)。該標(biāo)準(zhǔn)具有較高的壓縮效率和較低的圖像失真，已成為圖像壓縮領(lǐng)域國(guó)際通用的標(biāo)準(zhǔn)之一，與JPEG2000相比，實(shí)現(xiàn)復(fù)雜度較低，更適合用于資源有限的嵌入式設(shè)備中。

從技術(shù)實(shí)現(xiàn)的角度看，目前嵌入式領(lǐng)域主要采用三種方式來(lái)實(shí)現(xiàn)圖像采集壓縮。第一種，采用單獨(dú)的微控制器（MCU），這種實(shí)現(xiàn)方式成本較低，但是MCU運(yùn)算能力有限，遠(yuǎn)遠(yuǎn)無(wú)法達(dá)到實(shí)時(shí)要求。第二種采用微控制器+數(shù)字信號(hào)處理器（DSP）的方式，這種實(shí)現(xiàn)一定程度上克服了MCU運(yùn)算能力不足的缺陷，但成本大大提高，而且不利于系統(tǒng)的集成。第三種也是最主流的一種，采用專用圖像壓縮處理芯片（ASIC），但是專用圖像處理芯片靈活性較差，編碼方式固定，且傳輸中采用的是標(biāo)準(zhǔn)JPEG文件交換格式（JFIF），不僅不安全，而且每幅圖像都包含大量相同的文件頭信息，占用了寶貴的帶寬資源。

發(fā)明內(nèi)容

本發(fā)明的目的就是為彌補(bǔ)現(xiàn)有技術(shù)的不足，本發(fā)明提出了一種運(yùn)行時(shí)可重構(gòu)的嵌入式安全實(shí)時(shí)圖像壓縮系統(tǒng)，它適用于采用無(wú)線傳輸?shù)膶?shí)時(shí)圖像采集處理的應(yīng)用環(huán)境中，例如無(wú)線監(jiān)控。整套系統(tǒng)基于ARM和FPGA平臺(tái)，ARM作為核心控制單元，提供與無(wú)線模塊的通信接口，負(fù)責(zé)與上位機(jī)通信，接收從上位機(jī)傳輸?shù)募用艿牟糠挚芍貥?gòu)配置文件并發(fā)送壓縮好的圖像數(shù)據(jù)到上位機(jī)；另外管理重構(gòu)過(guò)程，解密部分可重構(gòu)配置文件并控制進(jìn)行FPGA的重構(gòu)。FPGA作為JPEG圖像壓縮加速器，通過(guò)并行處理、流水線技術(shù)來(lái)加速圖像壓縮過(guò)程。并且通過(guò)運(yùn)行時(shí)可重構(gòu)技術(shù)，動(dòng)態(tài)改變量化模塊和Huffman?編碼模塊，增強(qiáng)了安全性。

為實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案：

一種運(yùn)行時(shí)可重構(gòu)的嵌入式安全實(shí)時(shí)圖像壓縮系統(tǒng)，它包括圖像采集模塊、數(shù)據(jù)處理模塊、無(wú)線通信模塊和供電模塊；其中，圖像采集模塊負(fù)責(zé)采集原始圖像并暫存圖像；數(shù)據(jù)處理模塊從圖像采集模塊中獲得原始圖像數(shù)據(jù)并進(jìn)行壓縮編碼，控制壓縮后的碼流輸出到無(wú)線通信模塊；無(wú)線通信模塊負(fù)責(zé)數(shù)據(jù)的收發(fā)；供電模塊則負(fù)責(zé)為各相應(yīng)模塊提供所需電源。

所述圖像采集模塊主要包含兩部分：第一是圖像傳感芯片及鏡頭，圖像傳感芯片輸出格式為RAW?RGB、RGB、YUV或者YCrCb；第二是圖像存儲(chǔ)緩沖設(shè)備，為FIFO、SRAM或SDRAM存儲(chǔ)設(shè)備。

所述的無(wú)線通信模塊主要用來(lái)接收上位機(jī)加密的可重構(gòu)量化模塊和熵編碼模塊的配置文件，并發(fā)送壓縮好的圖像數(shù)據(jù)；采用3G模塊、433MHz無(wú)線模塊或2.4GHz無(wú)線模塊。

所述數(shù)據(jù)處理模塊主要包含微控制器和FPGA兩部分，采用微控制器芯片和FPGA芯片，其中微控制器芯片通過(guò)GPIO口與FPGA芯片相連，其中部分端口連接到FPGA芯片的JTAG編程接口；FPGA芯片與圖像存儲(chǔ)緩沖設(shè)備的數(shù)據(jù)輸出端口及控制端口相連；微控制器芯片運(yùn)行用于控制的協(xié)議棧，F(xiàn)PGA芯片則是圖像壓縮的核心，其上是可重構(gòu)的JPEG編碼模塊，用來(lái)加速圖像壓縮過(guò)程。

所述的協(xié)議棧包括四層，抽象層、控制層、狀態(tài)描述層和應(yīng)用層。

????所述的抽象層主要是為在不同平臺(tái)間移植而設(shè)計(jì)，主要包含兩部分：第一部分，傳統(tǒng)的硬件抽象層，即微控制器芯片、無(wú)線通信模塊及圖像采集模塊；第二部分，可重構(gòu)硬件抽象層，其主要由3部分構(gòu)成：

1）部分可重構(gòu)系統(tǒng)的架構(gòu)及FPGA描述，包括FPGA芯片供應(yīng)商、芯片型號(hào)、可提供的資源；

2）可重構(gòu)配置文件庫(kù)，主要包含初始化和采用默認(rèn)圖像壓縮方式時(shí)所需的部分重構(gòu)配置文件及全局配置文件；

3）FPGA編程器，主要用來(lái)控制對(duì)FPGA芯片進(jìn)行編程。

所述的控制層主要是根據(jù)已知條件控制重構(gòu)、數(shù)據(jù)收發(fā)，它負(fù)責(zé)決定是否可以重構(gòu)，在不適合重構(gòu)或重構(gòu)失敗時(shí)采取的措施；其主要包含四部分內(nèi)容：