[發明專利]運行時可重構的嵌入式安全實時圖像壓縮系統

有效

• 申請號: 201210007565.3
• 申請日: 2012-01-11
• 公開（公告）號: CN102547288A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 賈智平;劉福財
• 申請（專利權）人: 山東大學
• 主分類號: H04N7/26
• 分類號: H04N7/26
• 代理公司: 濟南圣達知識產權代理有限公司 37221
• 代理人: 張勇

1.一種運行時可重構的嵌入式安全實時圖像壓縮系統，其特征是，它包括圖像采集模塊、數據處理模塊、無線通信模塊和供電模塊；其中，圖像采集模塊負責采集原始圖像暫存圖像；數據處理模塊從圖像采集模塊中獲得原始圖像數據并進行壓縮編碼，控制壓縮后的碼流輸出無線通信模塊；無線通信模塊負責數據的收發；供電模塊則負責為各相應模塊提供所需電源。

2.如權利要求1所述的運行時可重構的嵌入式安全實時圖像壓縮系統，其特征是，所述圖像采集模塊主要包含兩部分：第一是圖像傳感芯片及鏡頭，圖像傳感芯片輸出格式為RAW?RGB、RGB、YUV或者YCrCb；第二是圖像存儲緩沖設備，為FIFO、SRAM或SDRAM存儲設備。

3.如權利要求1所述的運行時可重構的嵌入式安全實時圖像壓縮系統，其特征是，所述的無線通信模塊主要用來接收上位機加密的可重構量化模塊和熵編碼模塊的配置文件，并發送壓縮好的圖像數據；采用3G模塊、433MHz無線模塊或2.4GHz無線模塊。

4.如權利要求1所述的運行時可重構的嵌入式安全實時圖像壓縮系統，其特征是，所述數據處理模塊主要包含微控制器和FPGA兩部分，采用微控制器芯片和FPGA芯片，其中微控制器芯片通過GPIO口與FPGA芯片相連，其中部分端口連接到FPGA芯片的JTAG編程接口；FPGA芯片與圖像存儲緩沖設備的數據輸出端口及控制端口相連；微控制器芯片運行用于控制的協議棧，FPGA芯片則是圖像壓縮的核心，其上是可重構的JPEG編碼模塊，用來加速圖像壓縮過程。

5.如權利要求4所述的運行時可重構的嵌入式安全實時圖像壓縮系統，其特征是，所述的協議棧包括四層，抽象層、控制層、狀態描述層和應用層。

6.????如權利要求5所述的運行時可重構的嵌入式安全實時圖像壓縮系統，其特征是，所述的抽象層主要是為在不同平臺間移植而設計，主要包含兩部分：第一部分，傳統的硬件抽象層，即微控制器芯片、無線通信模塊及圖像采集模塊；第二部分，可重構硬件抽象層，其主要由3部分構成：

1）部分可重構系統的架構及FPGA描述，包括FPGA芯片供應商、芯片型號、可提供的資源；

2）可重構配置文件庫，主要包含初始化和采用默認圖像壓縮方式時所需的部分重構配置文件及全局配置文件；

3）FPGA編程器，主要用來控制對FPGA芯片進行編程。

7.如權利要求5所述的運行時可重構的嵌入式安全實時圖像壓縮系統，其特征是，所述的控制層主要是根據已知條件控制重構、數據收發，它負責決定是否可以重構，在不適合重構或重構失敗時采取的措施；其主要包含四部分內容：

1）無線收發模塊控制，主要控制接收上位機傳來的加密的可重構量化模塊和熵編碼模塊的配置文件及發送壓縮后的圖像數據；在需要重構時，它從無線模塊接收重構配置信息，并緩存在內存供解密模塊使用；在圖像壓縮完成后，它控制從FPGA芯片中讀取數據并控制無線模塊發送；

2）解密模塊，該模塊主要用來解密收到的重構配置信息；

3）圖像存儲緩沖流量控制，因為圖像采集模塊不停的向緩沖中寫數據，為防止數據覆蓋，需要進行流量控制；當一幅完整的圖像寫到緩沖中后，在壓縮模塊讀完數據之前，微控制器芯片將會暫時禁止寫時鐘信號，等到讀取完畢后，再使能該控制信號，從而允許下一幅圖像寫入；

4）重構控制，負責判定是否可以重構，如果可以，調用抽象層的編程器進行重構，等待重構完成，并返回重構成功信號；如果不可以或者重構超時，則判斷原因，并做相應處理。

8.如權利要求5所述的運行時可重構的嵌入式安全實時圖像壓縮系統，其特征是，所述的狀態描述層主要用于描述現有資源使用情況和正在執行的任務情況；所述的應用層根據需求和狀態描述層信息，調用底層服務，完成圖像實時采集、壓縮和傳輸任務。