[發明專利]分頻器及分頻方法

有效

• 申請號: 201210007468.4
• 申請日: 2012-01-11
• 公開（公告）號: CN102832932A
• 公開（公告）日: 2012-12-19
• 發明（設計）人: 林昂生
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: H03L7/18
• 分類號: H03L7/18
• 代理公司: 北京萬慧達知識產權代理有限公司 11111
• 代理人: 于淼;張一軍

1.一種分頻器，其特征在于，包含有：

一相位選擇電路，用以接收具有不同相位的多個輸入信號，并依據多個重定時信號來選擇性地輸出該多個輸入信號之一，以產生一輸出信號；

一控制電路，用以接收該輸出信號來產生多個控制信號；以及

一重定時電路，用以依據該多個輸入信號來重定時該多個控制信號以產生該多個重定時信號。

2.如權利要求1所述的分頻器，其特征在于，該輸出信號的一周期時段由每一輸入信號的部分時段所組成。

3.如權利要求1所述的分頻器，其特征在于，該重定時電路包含有：

多個D型觸發器，用以分別重定時該多個控制信號，其中每一該D型觸發器具有用以接收一相對應的輸入信號的一時鐘端、用以接收一相對應的控制信號的一數據端，并于該D型觸發器的一輸出端輸出一相對應的重定時信號。

4.如權利要求3所述的分頻器，其特征在于，在該相位選擇電路選擇一第二輸入信號來產生該輸出信號時，該重定時電路依據在相位域上落后于該第二輸入信號的一第一輸入信號的一下降沿來重定時該多個控制信號中的一個。

5.如權利要求3所述的分頻器，其特征在于，在該相位選擇電路從所述多個輸入信號中選擇一特定輸入信號來產生該輸出信號之后，應用該特定輸入信號的一下降沿來重置該重定時電路中的每一D型觸發器。

6.如權利要求1所述的分頻器，其特征在于，該重定時電路包含有：

多個D型鎖存器，用以分別重定時該多個控制信號，其中每一D型鎖存器具有用以接收一相對應的輸入信號的一時鐘端、用以接收一相對應的控制信號的一數據端，并依據該時鐘信號以及該數據輸入，于一輸出端輸出一相對應的重定時信號。

7.如權利要求6所述的分頻器，其特征在于，當參照該相對應的輸入信號所產生的該時鐘時號指示一感測運作時，每一D型鎖存器感測其數據端接收的數據輸入，來依據該數據輸入產生該重定時信號；當參照該相對應的輸入信號所產生的該時鐘時號指示一個鎖住運作時，該D型鎖存器維持該重定時信號。

8.如權利要求1所述的分頻器，其特征在于，該重定時電路被設定為依據該多個輸入信號對該多個控制信號執行一自我調準程序。

9.如權利要求1所述的分頻器，其特征在于，該控制電路為一位移計數器。

10.如權利要求1所述的分頻器，其特征在于，該相位選擇電路為一多路復用器，被設定來選擇性地將該多個輸入信號其中之一輸出以作為該輸出信號。

11.如權利要求1所述的分頻器，其特征在于，該相位選擇器包含有：

多個NAND邏輯門，每一NAND邏輯門用以接收一特定輸入信號來產生一特定邏輯信號；以及

一選擇NAND邏輯門，耦接于該多個NAND邏輯門，該選擇NAND邏輯門用以接收該多個NAND邏輯門所產生的多個邏輯信號來產生該輸出信號。

12.一種分頻方法，其特征在于，包含有：應用于如權利要求1-11任一項所述的分頻器中。