[發明專利]模擬/數字延遲鎖定環

有效

• 申請號: 201210007453.8
• 申請日: 2003-12-29
• 公開（公告）號: CN102522986A
• 公開（公告）日: 2012-06-27
• 發明（設計）人: 彼得·弗拉先科;迪特爾·黑勒
• 申請（專利權）人: 睦塞德技術公司
• 主分類號: H03L7/081
• 分類號: H03L7/081;H03L7/10
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 朱進桂

分案申請說明

本申請是申請日為2003年12月29日、申請號為200380107873.2(國際申請號為PCT/CA2003/002040)、題為“模擬/數字延遲鎖定環”的分案申請。

技術領域

本發明涉及一種模擬/數字延遲鎖定環。

背景技術

諸如同步動態隨機存取存儲器(SDRAM)和微處理器等許多設備接收由諸如晶體振蕩器等外部時鐘源所產生的外部時鐘信號。通過設備上的輸入端接收到的外部時鐘信號通過緩沖電路樹被路由到該設備內的各種電路。緩沖樹在外部時鐘和每一個被緩沖的時鐘之間引入了公共延遲。

典型地，具有可調延遲線的延遲鎖定環(DLL)用來通過對施加到緩沖樹上的外部時鐘信號進行延遲，使被緩沖時鐘信號與外部時鐘信號同步。所述DLL包括相位檢測器，用于檢測外部時鐘信號和被緩沖時鐘信號之間的相位差。根據所檢測到的相位差，該DLL通過將適當的延遲添加到外部時鐘信號上，使被緩沖時鐘信號與外部時鐘信號同步，直到被緩沖時鐘信號(內部時鐘)與外部時鐘信號同相為止。可以將該DLL實現為模擬延遲鎖定環或數字延遲鎖定環。在模擬延遲鎖定環中，使用電壓受控延遲線來延遲外部時鐘信號。

圖1是現有技術的模擬延遲鎖定環(DLL)100的方框圖。該模擬DLL?100使內部時鐘信號?KI與外部時鐘信號CKE同步。外部時鐘信號CKE與電壓受控延遲線102相連，并且電壓受控延遲線102與時鐘樹緩沖器108相連。將已延遲外部時鐘信號CKE饋送到時鐘樹緩沖器108，其中將其傳播到所述樹的輸出并施加到各個電路。通過時鐘樹緩沖器108的延遲造成了外部時鐘信號CKE和內部時鐘信號CKI之間的相位差。電壓受控延遲線102通過或者增加或者減少延遲來調節外部時鐘信號CKE的延遲，以同步外部和內部時鐘信號。

為了確定延遲線中的適當延遲，時鐘樹緩沖器108的輸出之一與相位檢測器104相連，在相位檢測器104中，將其與外部時鐘信號CKE進行比較。相位檢測器104檢測內部時鐘信號CKI和外部時鐘信號CKE之間的相位差。由電荷泵106和環路濾波電容器112對相位檢測器104的輸出進行積分以提供針對電壓受控延遲線(VCDL)102的可變偏置電壓VCTRL?110。偏置電壓VCTRL選擇要由VCDL?102添加到外部時鐘信號上的延遲量，以使內部時鐘信號CKI與外部時鐘信號CKE同步。

相位檢測器104是D型觸發器，其D輸入與外部時鐘信號CKE相連，而其時鐘輸入與內部時鐘信號CKI相連。在內部時鐘信號CKI的每一個上升沿上，相位檢測器104的輸出指示內部時鐘信號的上升沿是在外部時鐘信號的上升沿之前還是之后。

模擬DLL?100產生具有高精度的電壓受控延遲。然而，模擬DLL的性能在頻率范圍上變動，這是由于利用電壓受控延遲線所產生的延遲隨著偏置控制電壓VCTRL的變化非線性地改變。

圖2是示出了圖1所示的電壓受控延遲線的非線性控制電壓特性的曲線圖。通常，設備支持較寬范圍的外部時鐘頻率，在該范圍內，為特定設備選定操作頻率。在圖2所示的示例中，該設備可以在點A和點C之間的任意頻率處操作。所選的操作頻率在點B處。

如圖所示，該控制電壓特性是非線性的：在控制電壓范圍的一端(點C)處是尖銳的而在相反端(點A)幾乎是平坦的。該控制電壓特性造成了在點C處的DLL不穩定性和在點A處的較長鎖定時間。由偏置電壓VCTRL來控制較寬范圍的頻率(延遲)。

再次參考圖1，偏置電壓VCTRL是電荷泵106的輸出，大多數時間保持在高阻狀態。在偏置電壓信號VCTRL上的任意噪聲干擾了模擬DLL100的輸出。例如，如果模擬DLL正在點B處操作，則由于噪聲所引起的較小電壓變化(ΔV)造成了延遲的較大變化。因此，在從點C到點A的所示的較寬頻率范圍內，當正在點B處操作時，模擬DLL對噪聲非常敏感。因此，該模擬DLL在較寬頻率范圍內并不穩定。

數字DLL沒有模擬DLL的穩定性問題。然而，由于通過組合固定份額(quantum)(步幅)的延遲來提供延遲，因此數字DLL的精度與模擬DLL的精度同樣高。延遲步幅越小，精度越高。然而，由于需要更多延遲元件來覆蓋較寬的頻率范圍，因此步幅尺寸的減小引起了硅面積的相應增加。

發明內容

提出了一種在寬頻范圍上具有高精度、較好穩定性和快鎖定時間的延遲鎖定環。所述延遲鎖定環為在寬頻范圍內操作的延遲鎖定環，將更短鎖定時間、較高精度和穩定性與較低能量消耗和較小硅面積組合在一起。