[發明專利]模擬/數字延遲鎖定環

有效

• 申請號: 201210007453.8
• 申請日: 2003-12-29
• 公開（公告）號: CN102522986A
• 公開（公告）日: 2012-06-27
• 發明（設計）人: 彼得·弗拉先科;迪特爾·黑勒
• 申請（專利權）人: 睦塞德技術公司
• 主分類號: H03L7/081
• 分類號: H03L7/081;H03L7/10
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 朱進桂

1.一種延遲鎖定環，包括：

數字延遲電路，使數字延遲元件能夠在延遲鎖定環中在初始化期間提供粗相位調節；以及

計數器，被配置為控制啟動的數字延遲元件的數量；以及

模擬延遲電路，在完成了粗相位調節后，在延遲鎖定環中提供細相位調節，

其中，所述模擬延遲電路在細相位調節期間采用可變控制信號。

2.根據權利要求1所述的延遲鎖定環，其中，所述計數器是增序計數器。

3.根據權利要求1所述的延遲鎖定環，其中，所述計數器受輸入時鐘信號的控制。

4.根據權利要求3所述的延遲鎖定環，其中，所述計數器響應于輸入時鐘信號的上升沿遞增。

5.根據權利要求1所述的延遲鎖定環，其中，所述計數器被實現為波紋計數器。

6.根據權利要求1所述的延遲鎖定環，其中，當重置時，所述計數器被重置為“0”。

7.根據權利要求1至6中任一項所述的延遲鎖定環，其中，所述計數器的最大計數對應于數字延遲元件的總數。

8.根據權利要求1至6中任一項所述的延遲鎖定環，其中，所述模擬延遲電路不同于所述數字延遲電路，并且與所述數字延遲電路串聯。

9.根據權利要求1至6中任一項所述的延遲鎖定環，其中，所述數字延遲電路在寬延遲范圍上操作。

10.根據權利要求9所述的延遲鎖定環，其中，所述模擬延遲電路在寬延遲范圍內的小延遲范圍上操作。

11.根據權利要求1至6中任一項所述的延遲鎖定環，還包括：數字延遲電路中的鎖定檢測器，檢測粗相位調節的完成，在完成時凍結固定延遲，并啟用細相位調節。

12.根據權利要求1至6中任一項所述的延遲鎖定環，其中，所述計數器被配置為：在檢測到時鐘信號邊沿對齊時，中止所述計數器。

13.根據權利要求12所述的延遲鎖定環，其中，時鐘信號之一是內部時鐘信號。

14.根據權利要求1至6中任一項所述的延遲鎖定環，其中，在完成了粗相位調節后，在延遲鎖定環中執行細相位調節時，數字延遲電路響應于控制信號被保持在固定延遲處。

15.一種在延遲鎖定環中執行相位調節的方法，包括以下步驟：

使數字延遲電路中的數字延遲元件能夠在延遲鎖定環中在初始化期間提供粗相位調節，其中，啟動的數字延遲元件的數量受計數器控制；以及

在完成了粗相位調節后，用模擬延遲電路提供細相位調節，

其中，所述模擬延遲電路在細相位調節期間采用可變控制信號。

16.根據權利要求15所述的方法，還包括以下步驟：用所述計數器接收到的輸入時鐘信號來控制所述計數器。

17.根據權利要求16所述的方法，其中，所述計數器響應于輸入時鐘信號的上升沿遞增。

18.根據權利要求15所述的方法，其中，所述計數器被實現為波紋計數器。

19.根據權利要求15至18中任一項所述的方法，還包括以下步驟：將所述計算器重置為“0”，所述重置發生在啟用所述數字延遲元件的步驟之前。

20.根據權利要求15至18中任一項所述的方法，還包括以下步驟：

檢測粗相位調節的完成；

在完成時凍結粗相位調節；以及

在凍結時啟用細相位調節。

21.根據權利要求15至18中任一項所述的方法，還包括：在完成了粗相位調節后，在提供細相位調節期間，響應于控制信號將數字延遲電路保持在固定延遲處。

22.一種延遲鎖定環，包括：

數字延遲電路，使延遲元件能夠在延遲鎖定環中提供粗相位調節；以及

模擬延遲電路，在數字延遲電路被保持在固定延遲處的同時，在延遲鎖定環中提供細相位調節；

在細相位調節期間向模擬延遲電路施加可變控制信號的電路；以及

數字延遲電路中的鎖定檢測器，檢測粗相位調節的完成，在完成時凍結固定延遲，并啟用細相位調節。

23.根據權利要求22所述的延遲鎖定環，其中，所述數字延遲電路在寬延遲范圍上操作。