[發明專利]SRAM型FPGA的低功耗設計方法

有效

• 申請號: 201210007365.8
• 申請日: 2012-01-11
• 公開（公告）號: CN102609563A
• 公開（公告）日: 2012-07-25
• 發明（設計）人: 黃柯衡;胡瑜;李曉維
• 申請（專利權）人: 中國科學院計算技術研究所
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京泛華偉業知識產權代理有限公司 11280
• 代理人: 王勇

1.一種SRAM型FPGA的低功耗設計方法，包括：

步驟一、根據FPGA結構及電路信息，建立漏電功耗信息圖；

步驟二、在布線階段對各MUX所對應的漏電功耗進行評估，得到漏電功耗；

步驟三、將所述漏電功耗引入布線代價函數，從而在布線過程中降低電路漏電功耗。

2.根據權利要求1所述的低功耗設計方法，其中，步驟一中的漏電功耗信息圖包含兩類信息：

第一類信息是電路布線實現過程中各線段之間的連接關系；

第二類信息是電路網表中各連線的邏輯概率。

3.根據權利要求1所述的低功耗設計方法，其中，步驟二包括：

根據MUX所有可能的輸入向量，通過下述方式計算其對應的狀態漢明距離SHD：

SHDv=Σi=0Noff-pathH(Stateon-path,Stateoff-pathi)]]>

其中，SHD_v表示在MUX的輸入為v的情況下，通路輸入的邏輯值State_on-path與各旁路輸入i的邏輯值Stateⁱ_off-path之間的漢明距離H的和；N_off-path表示該MUX中旁路輸入的數量；漢明距離表示當兩個參數表示為字符串時對應位置的不同字符的個數；

通過分析每一個可能的狀態漢明距離值所對應的MUX漏電功耗，并對MUX輸入端所有可能的狀態漢明距離取值i進行遍歷，通過下述方式計算該MUX的漏電功耗：

Lmux=Σi=0NSHDP(SHD=i)*L(SHD=i)]]>

其中，N_SHD為MUX輸入端所有可能的SHD值的數量，P(SHD＝i)為該MUX輸入端狀態漢明距離為SHD＝i的概率，L(SHD＝i)為MUX輸入端狀態漢明距離為i時所對應的漏電功耗。

4.根據權利要求3所述的低功耗設計方法，其中，

P(SHD＝i)為所有滿足狀態漢明距離為i的輸入端向量v出現的概率的和，MUX輸入端輸入向量v出現的概率為MUX各輸入端同時出現輸入向量v所對應分量的聯合概率；

對于各SHD值下所對應的漏電功耗L(SHD＝i)，通過建立MUX電路所對應的SPICE模型，進而對該模型在滿足各SHD值的輸入向量條件下進行SPICE模擬得到。