[發明專利]半導體放電器件及其形成方法

有效

• 申請號: 201210007059.4
• 申請日: 2012-01-11
• 公開（公告）號: CN102593124A
• 公開（公告）日: 2012-07-18
• 發明（設計）人: A.馬丁;A.許茨;G.齊默曼
• 申請（專利權）人: 英飛凌科技股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L21/77
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 王岳;盧江

技術領域

本發明一般涉及半導體器件，并且在特定實施例中涉及半導體放電器件及其形成方法。

背景技術

在半導體處理中，在沉積或蝕刻各種材料層期間使用等離子體工藝。等離子體處理提供優于其他替換處理方法的許多優點。作為一個實例，與類似的熱工藝相比，可以使用低溫來沉積薄膜層。類似地，等離子體使能的反應離子蝕刻允許幾乎垂直（各向異性）地蝕刻材料層，這對于各向同性的純粹化學蝕刻技術是不可能的。

然而由于包括帶電離子的等離子體的性質，等離子體工藝還具有一些缺點。在等離子體處理期間，帶電離子可能與工件發生相互作用，從而將電荷轉移到工件。所述電荷可能被捕獲在工件的某一區段內，并且可能由于電荷破壞器件的后續操作而具有有害結果。器件破壞的易發性或程度取決于器件制造的階段和具體器件設計。

因此，需要的是用來減小工件中的等離子體引發的破壞的電路、器件以及制造方法。

發明內容

通過本發明的說明性實施例，這些和其他問題一般得到解決或規避，并且技術優點一般得以實現。

根據本發明的一個實施例，一種半導體結構包括阱區段，所述阱區段具有多個晶體管。第一放電器件包括第一晶體管，其具有第一源極/漏極區段、第二源極/漏極區段以及第一柵極區段。所述阱區段和第一放電器件被布置在襯底中。第一源極/漏極區段耦合到阱區段，而第二源極/漏極區段耦合到低電壓節點。第一柵極區段耦合到第一天線。

根據本發明的另一個實施例，一種形成半導體結構的方法包括：在襯底的第一區段中形成包括多個晶體管的第一阱區段。在襯底的第二區段中形成第二阱區段。在襯底中形成第一放電器件，所述第一放電器件耦合在第一阱區段與第二阱區段之間。在制造所述半導體結構的后續步驟期間，來自第一阱區段的電荷通過第一放電器件被轉移到第二阱區段。

根據本發明的另一個實施例，一種形成半導體器件的方法包括在襯底內形成具有第一摻雜類型的第一阱區段。在第一阱區段內形成具有第二摻雜類型的第二阱區段，第二摻雜類型與第一摻雜類型相反。在第二阱區段內形成具有第一摻雜類型的第三阱區段，第三阱區段包括多個晶體管。在襯底內和/或上方形成第一晶體管，第一晶體管耦合在第三阱區段與低電壓節點之間。在半導體器件的后續制造中，使用第一晶體管對累積在第三阱區段中的電荷進行放電。

根據本發明的另一個實施例，一種形成半導體器件的方法包括在襯底內形成阱區段。所述方法還包括在所述阱區段內和/或之上形成多個晶體管。在襯底內形成第一放電器件。第一放電器件包括第一晶體管，其具有第一源極/漏極區段、第二源極/漏極區段以及第一柵極區段。第一源極/漏極區段耦合到所述阱區段，而第二源極/漏極區段耦合到低電壓節點。在第一柵極區段之上形成第一天線的第一部分，使得第一柵極區段耦合到第一天線的第一部分。使用第一等離子體工藝在所述阱區段之上形成第一金屬化層。第一放電器件被配置成在第一等離子體工藝期間導通。

前面相當寬泛地概述了本發明的一個實施例的特征，以便可以更好地理解下面的對本發明的詳細描述。在下文中將描述形成本發明的權利要求主題的本發明實施例的附加特征和優點。本領域技術人員應當明白，所公開的概念和具體實施例可以容易用作用于修改或設計用于實施與本發明相同的目的的其他結構或工藝的基礎。本領域技術人員還應當認識到，這樣的等效構造并不背離在所附權利要求中所闡述的本發明的精神和范圍。

附圖說明

為了更加完整地理解本發明及其優點，現在將參照結合附圖進行的以下描述，其中：

圖1示出了根據本發明的一個實施例的半導體器件；

圖2包括圖2a－2e，示出了半導體器件，其示出了根據本發明的一個實施例的包括p溝道晶體管的放電器件，其中圖2a、2c和2e示出了頂視圖而圖2b和2d示出了剖面圖；

圖3包括圖3a－3e，示出了放電器件的替換實施例，其中所述放電器件包括n溝道晶體管；

圖4包括圖4a和4b，示出了根據本發明的一個實施例的包括NMOS和PMOS晶體管兩者的放電器件；

圖5包括圖5a－5b，示出了根據本發明的替換實施例的放電器件，其中圖5a示出了頂視圖而圖5b示出了剖面圖，其采用了pMOS放電器件以及通過外延層和填充有絕緣材料的溝槽而與襯底隔離的各區段；

圖6示出了根據本發明的替換實施例的具有絕緣體上硅襯底的放電器件的剖面圖；

圖7示出了根據實施例的具有耦合到阱區段的NMOS和PMOS放電晶體管兩者的半導體器件；以及