[發明專利]半導體ESD電路和方法有效
申請號: | 201210005826.8 | 申請日: | 2012-01-10 |
公開(公告)號: | CN102593122A | 公開(公告)日: | 2012-07-18 |
發明(設計)人: | D.阿爾瓦雷斯;K.多曼斯基;A.B.伊勒;C.C.魯斯;W.佐爾德納 | 申請(專利權)人: | 英飛凌科技股份有限公司 |
主分類號: | H01L27/02 | 分類號: | H01L27/02;H01L21/82 |
代理公司: | 中國專利代理(香港)有限公司 72001 | 代理人: | 王岳;盧江 |
地址: | 德國瑙伊比*** | 國省代碼: | 德國;DE |
權利要求書: | 查看更多 | 說明書: | 查看更多 |
摘要: | |||
搜索關鍵詞: | 半導體 esd 電路 方法 | ||
技術領域
本發明一般地涉及半導體電路和方法并且更具體地涉及一種半導體ESD保護電路和方法。
背景技術
隨著電子元件連同集成電路中的內部結構一起正變得越來越小,完全損壞或者以其他形式傷害電子元件正變得更容易。特別地,許多集成電路極易于因靜電放電而損壞。一般地,靜電放電(ESD)是由直接接觸引起或者由靜電場誘導的、處于不同靜電電位或電壓的本體之間的靜電電荷的轉移。靜電放電或者ESD已變為電子工業的關鍵問題。
因ESD事件導致的器件故障不總是立即是災難性的或明顯的。通常,器件僅略微弱化,但是不太能夠承受正常的操作應力。這種弱化的器件可能導致可靠性問題。因此,在電路中典型地包括各種ESD保護電路以保護其各種元件。
堆疊的金屬氧化物半導體(MOS)箝位器件通常用于ESD保護。這些器件典型地利用一個或多個MOS器件的堆疊,這些MOS器件由快速ESD瞬變動態地觸發,但是在正常操作期間不傳導電流。例如在具有多個功率域的電路中使用堆疊的MOS功率箝位器。例如,專用于輸入/輸出(I/O)電路的一個功率域可以使用3.3?V電源進行操作,而專用于處理邏輯的另一功率域可以使用在較高供電電壓下擊穿的小的、快速的、低電壓晶體管在1.8?V下進行操作。一般地,使用堆疊的MOS箝位器來保護供電節點和I/O引腳以防止因瞬時高電壓引起的器件毀壞。
發明內容
在一個實施例中,一種在第一節點和第二節點之間提供保護的靜電放電(ESD)電路包括第一MOS器件,其具有耦接到第一節點的第一源極/漏極以及耦接到中間節點的第二源極/漏極。該ESD電路還包括:第一電容器,耦接在第一MOS器件的柵極和第一節點之間;第一電阻器,耦接在第一MOS器件的柵極和中間節點之間;第二MOS器件,具有耦接到中間節點的第一源極/漏極和耦合到第二節點的第二源極/漏極;第二電容器,耦接在第二MOS器件的柵極和第一節點之間;以及第二電阻器,耦接在第二MOS器件的柵極和第二節點之間。
在下面附圖和描述中闡述了本發明的一個或多個實施例的細節。根據描述和附圖并且根據權利要求,本發明的其他特征、目的和優點將是明顯的。
附圖說明
為了更完整地理解本發明及其優點,現在參照結合附圖進行的下面描述,其中:
圖1a至1c圖示了根據本發明的一個實施例的ESD器件;
圖1d示出了具有三個堆疊的器件的實施例;
圖2a至2b圖示了示出實施例ESD器件的性能的波形圖;
圖3a至3c圖示了根據本發明的一個實施例的ESD器件的布局、橫截面和等效電路;
圖4a至4c圖示了根據另一實施例的ESD器件的布局和等效電路;
圖5a至5b圖示了根據另一實施例的ESD器件的布局和等效電路;
圖6a至6b圖示了示出實施例ESD器件的性能的曲線圖;以及
圖7圖示了實施例ESD器件的實施例應用示例。
具體實施方式
下面詳細討論了目前優選的實施例的實現和使用。然而,應認識到,本發明提供了能夠在廣泛的多種具體背景下實施的許多可應用的發明概念。所討論的具體實施例僅說明實現和使用本發明的具體方式而并非限制本發明的范圍。
將在具體背景即堆疊的MOS?ESD器件下關于優選的實施例描述本發明。然而,本發明還可以應用于其他半導體結構。
在一個實施例中,使用RC電路來偏置和觸發由NMOS器件T1和T2制成的堆疊的MOS?ESD功率箝位器。在一個實施例中,RC?MOS功率箝位器具有多個堆疊的MOS以及相關聯的RC觸發電路。在一個實施例中,堆疊的器件由耦接到每個器件的柵極的多個RC橋觸發。
圖1a圖示了根據本發明的一個實施例的ESD器件100的功能框圖。ESD器件100具有彼此堆疊的晶體管T1和T2。在正常操作期間,T1和T2截止。在ESD事件期間,RC定時器100激活器件T1并且RC定時器114激活器件T2,由此建立供電VDDP和供電VSS之間的傳導路徑。柵極偏置生成器112供應用于晶體管T1的柵極的偏置電壓。在一個實施例中,晶體管T1和T2被偏置為使得在正常操作期間和在一些ESD事件期間這些器件的柵極不超過最大值以便防止器件劣化或毀壞。在一些情況下,該最大值被稱為絕對最大額定值(rating)電壓。在一個實施例中,使用自參考電壓來偏置T1和T2的柵極,并且關于ESD相關性能參數對這些器件的性能進行最優化。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于英飛凌科技股份有限公司,未經英飛凌科技股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210005826.8/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:可聚合光產酸劑
- 下一篇:伊馬替尼中間體的制備方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L27-00 由在一個共用襯底內或其上形成的多個半導體或其他固態組件組成的器件
H01L27-01 .只包括有在一公共絕緣襯底上形成的無源薄膜或厚膜元件的器件
H01L27-02 .包括有專門適用于整流、振蕩、放大或切換的半導體組件并且至少有一個電位躍變勢壘或者表面勢壘的;包括至少有一個躍變勢壘或者表面勢壘的無源集成電路單元的
H01L27-14 . 包括有對紅外輻射、光、較短波長的電磁輻射或者微粒子輻射并且專門適用于把這樣的輻射能轉換為電能的,或適用于通過這樣的輻射控制電能的半導體組件的
H01L27-15 .包括專門適用于光發射并且包括至少有一個電位躍變勢壘或者表面勢壘的半導體組件
H01L27-16 .包括含有或不含有不同材料結點的熱電元件的;包括有熱磁組件的