[發明專利]半導體ESD電路和方法

有效

• 申請號: 201210005826.8
• 申請日: 2012-01-10
• 公開（公告）號: CN102593122A
• 公開（公告）日: 2012-07-18
• 發明（設計）人: D.阿爾瓦雷斯;K.多曼斯基;A.B.伊勒;C.C.魯斯;W.佐爾德納
• 申請（專利權）人: 英飛凌科技股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L21/82
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 王岳;盧江

1.一種在第一節點和第二節點之間提供保護的靜電放電（ESD）電路，所述ESD電路包括：

第一MOS器件，具有耦接到所述第一節點的第一源極/漏極以及耦接到中間節點的第二源極/漏極；

第一電容器，耦接在所述第一MOS器件的柵極和所述第一節點之間；

第一電阻器，耦接在所述第一MOS器件的柵極和所述中間節點之間；

第二MOS器件，具有耦接到所述中間節點的第一源極/漏極和耦合到所述第二節點的第二源極/漏極；

第二電容器，耦接在所述第二MOS器件的柵極和所述第一節點之間；以及

第二電阻器，耦接在所述第二MOS器件的柵極和所述第二節點之間。

2.根據權利要求1所述的ESD電路，其中：

所述第一電容器包括第一電容；以及

所述第二電容器包括第二電容的兩個電容器的串聯組合。

3.根據權利要求1所述的ESD電路，其中所述第一電容器和所述第一電阻器的RC時間常數介于約10?ns和1000?ns之間。

4.根據權利要求1所述的ESD電路，其中所述第一MOS器件和所述第二MOS器件包括低電壓NMOS器件。

5.根據權利要求1所述的ESD電路，其中所述第一MOS器件和所述第二MOS器件包括分離地布局的器件，使得ESD電流主要流過所述第一MOS器件的溝道和所述第二MOS器件的溝道。

6.根據權利要求1所述的ESD電路，其中所述第一MOS器件的第二源極/漏極和所述第二MOS器件的第一源極/漏極包括第一公共源極/漏極區并且形成第一堆疊的器件單元，使得ESD電流主要流過耦接在所述第一MOS器件的第一和第二源極/漏極之間的第一寄生雙極型器件以及流過耦接在所述第二MOS器件的第一源極/漏極區和所述第二MOS器件的第二源極/漏極區之間的第二寄生雙極型器件。

7.根據權利要求6所述的ESD電路，進一步包括：第二堆疊的器件單元，被安置為與所述第一堆疊的器件單元相鄰，使得所述第一堆疊的器件單元的所述第二MOS器件的第二源極/漏極和所述第二堆疊的器件單元的所述第二MOS器件的第二源極/漏極形成第二公共源極/漏極區，使得ESD電流進一步流過耦接在所述第一堆疊的器件單元和第二堆疊的器件單元的所述第一MOS器件的第一源極/漏極區與所述第二公共源極/漏極區之間的第三寄生雙極型器件。

8.根據權利要求6所述的ESD電路，其中所述第一堆疊的器件單元的所述第一公共源極/漏極區的至少一部分不具有安置在其上的硅化物。

9.一種半導體電路，包括：

安置在第一半導體類型的半導體本體內的ESD器件區；

第二半導體類型的第一源極/漏極區，所述第二半導體類型與所述第一半導體類型相反；

第一柵極區，被安置為與所述第一源極/漏極區相鄰；

所述第二半導體類型的第二源極/漏極區，被安置為與所述第一柵極區相鄰，所述第一源極/漏極區、第二源極/漏極區和第一柵極區形成與所述ESD器件區一起安置的第一MOS器件；

所述第二半導體類型的第三源極/漏極區，耦接到所述第二源極/漏極區；

第二柵極區，被安置為與所述第三源極/漏極區相鄰；

所述第二半導體類型的第四源極/漏極區，被安置為與所述第二柵極區相鄰，所述第三源極/漏極區、第四源極/漏極區和第二柵極區形成安置在所述ESD器件區內的第二MOS器件；

第一電容器，耦接在所述第一源極/漏極區和所述第一柵極區之間；

第一電阻器，耦接在所述第一柵極區和所述第二源極/漏極區之間；

第二電容器，耦接在所述第一源極/漏極區和所述第二柵極區之間；以及

第二電阻器，耦接在所述第二柵極區和第四源極/漏極區之間。

10.根據權利要求9所述的半導體電路，其中第一、第二、第三和第四源極/漏極區覆蓋有硅化物。

11.根據權利要求9所述的半導體電路，其中第一、第二、第三和第四源極/漏極區每個均包括未覆蓋有硅化物的部分。

12.根據權利要求9所述的半導體電路，其中：

所述第一半導體類型是p型；

所述第二半導體類型是n型；以及

第一和第二MOS器件包括NMOS器件。