[發明專利]一種FPGA兩級流水線配置電路

有效

• 申請號: 201210005825.3
• 申請日: 2012-01-10
• 公開（公告）號: CN102566982A
• 公開（公告）日: 2012-07-11
• 發明（設計）人: 周灝;毛勁松;來金梅;王元
• 申請（專利權）人: 復旦大學
• 主分類號: G06F9/38
• 分類號: G06F9/38;G06F9/445
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;盛志范

1.一種FPGA兩級流水線配置電路，其特征在于采用兩條流水線數據通道分別對FPGA進行下載和回讀，所述FPGA配置電路包括：下載FIFO模塊，回讀FIFO模塊，全局配置控制狀態機，位流解析模塊，配置地址產生模塊，全局操作寄存器，幀數據輸入寄存器，回讀數據寄存器，地址寄存器，循環冗余校驗模塊和幀錯誤檢查和糾正模塊；所述配置地址產生模塊包括：回讀配置地址及控制產生模塊和下載配置地址及控制產生模塊，以及地址選擇器；其中：

下載數據通道即流水線1，第一級由下載FIFO模塊傳輸至幀數據輸入寄存器，位流解析模塊負責下載FIFO模塊的讀訪問以及幀數據輸入寄存器使能信號的產生；第二級由幀數據輸入寄存器傳輸至FPGA陣列，下載配置地址及控制產生模塊通過檢測幀數據輸入寄存器使能信號來更新內部地址，下載配置地址及控制產生模塊更新地址的方式按照FPGA存儲陣列的排列規律執行，它除了產生配置地址外，還產生數據加載和地址有效等控制信號；

回讀數據通道即流水線2，控制信號由回讀配置地址產生及控制模塊傳輸至位流解析模塊，第一級由FPGA?陣列傳輸至回讀數據寄存器，回讀配置地址及控制產生模塊負責對FPGA?陣列的讀訪問及流速控制，通過記錄有效回讀數據個數來更新回讀地址，其更新的方法和下載配置地址更新的方法一致，其產生的回讀數據寄存器使能信號傳輸給位流解析模塊，標志著一個有效數據已經傳輸至回讀數據寄存器；第二級由回讀數據寄存器傳輸至回讀FIFO模塊，位流解析模塊對回讀FIFO模塊進行寫控制，并通過檢測回讀數據寄存器使能信號記錄有效回讀數據的數量，在回讀結束時跳出回讀狀態繼續讀取下載FIFO；

配置地址及控制產生模塊包括回讀配置地址及控制產生模塊和下載配置地址及控制產生模塊，在初始情況下均以地址寄存器的值作為更新地址的起點，由全局配置控制狀態機來選擇下載配置地址及控制生成模塊或回讀配置地址及控制生成模塊處于工作狀態，并且選擇兩者地址輸出中的一個作為最終的地址輸出；

全局配置控制狀態機通過全局操作寄存器的值來實現對整個配置過程的控制；?

整個配置電路通過CRC，幀ECC電路實現對下載或回讀數據的檢錯和糾錯。