[發(fā)明專利]時(shí)鐘頻率測(cè)試電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201210004410.4
• 申請(qǐng)日: 2012-01-06
• 公開(kāi)（公告）號(hào): CN103197139B
• 公開(kāi)（公告）日: 2017-03-15
• 發(fā)明（設(shè)計(jì)）人: 徐云秀;柴佳晶
• 申請(qǐng)（專利權(quán)）人: 上海華虹集成電路有限責(zé)任公司
• 主分類號(hào): G01R23/00
• 分類號(hào): G01R23/00
• 代理公司: 上海浦一知識(shí)產(chǎn)權(quán)代理有限公司31211
• 代理人: 戴廣志

技術(shù)領(lǐng)域

本發(fā)明涉及一種時(shí)鐘頻率測(cè)試方法，本發(fā)明還涉及一種時(shí)鐘頻率測(cè)試電路。

背景技術(shù)

在當(dāng)前的芯片設(shè)計(jì)中，越來(lái)越多的芯片內(nèi)部除了使用接口輸入的時(shí)鐘外，還使用內(nèi)建的時(shí)鐘。工藝偏差以及內(nèi)建時(shí)鐘電路的設(shè)計(jì)誤差等因素使得設(shè)計(jì)者有對(duì)內(nèi)建時(shí)鐘進(jìn)行測(cè)試的要求。目前，比較普遍的測(cè)試方法是使用接口時(shí)鐘對(duì)內(nèi)建時(shí)鐘進(jìn)行測(cè)試，即接口時(shí)鐘和內(nèi)建時(shí)鐘同時(shí)啟動(dòng)計(jì)數(shù)，通過(guò)在一定計(jì)數(shù)區(qū)間的計(jì)數(shù)值和已知的接口時(shí)鐘頻率計(jì)算出內(nèi)建時(shí)鐘的頻率，以確定內(nèi)建時(shí)鐘的頻率與設(shè)計(jì)值之間的偏差。這樣的測(cè)試電路通常不考慮測(cè)試時(shí)鐘和被測(cè)試時(shí)鐘之間的快慢關(guān)系，統(tǒng)一用測(cè)試時(shí)鐘的計(jì)數(shù)區(qū)間為基準(zhǔn)計(jì)數(shù)區(qū)間，并且用系統(tǒng)的啟動(dòng)信號(hào)直接去分別啟動(dòng)測(cè)試時(shí)鐘和被測(cè)試時(shí)鐘的計(jì)數(shù)器。這種測(cè)試電路的測(cè)試誤差往往以慢時(shí)鐘的周期為單位，在測(cè)試時(shí)鐘和被測(cè)試時(shí)鐘頻率差異很大的情況下會(huì)引入相當(dāng)大的測(cè)試誤差，尤其是在被測(cè)試時(shí)鐘的頻率比測(cè)試時(shí)鐘的頻率低很多的情況下。這種電路如果要降低測(cè)試誤差只能增大計(jì)數(shù)區(qū)間，但是會(huì)增加測(cè)試時(shí)間。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種時(shí)鐘頻率測(cè)試方法，能夠在有限的測(cè)試時(shí)間內(nèi)得到更為精確的測(cè)試結(jié)果；為此，本發(fā)明還要提供一種時(shí)鐘頻率測(cè)試電路。

為解決上述技術(shù)問(wèn)題，本發(fā)明的時(shí)鐘頻率測(cè)試方法，是采用如下技術(shù)方案實(shí)現(xiàn)的：

步驟一、將測(cè)試時(shí)鐘和被測(cè)試時(shí)鐘分為快時(shí)鐘和慢時(shí)鐘，設(shè)置快時(shí)鐘計(jì)數(shù)器對(duì)快時(shí)鐘進(jìn)行計(jì)數(shù)，設(shè)置慢時(shí)鐘計(jì)數(shù)器對(duì)慢時(shí)鐘進(jìn)行計(jì)數(shù)；測(cè)試時(shí)的計(jì)數(shù)區(qū)間以慢時(shí)鐘的計(jì)數(shù)區(qū)間為基準(zhǔn)計(jì)數(shù)區(qū)間；

步驟二、系統(tǒng)啟動(dòng)測(cè)試后先啟動(dòng)慢時(shí)鐘計(jì)數(shù)器進(jìn)行計(jì)數(shù)，慢時(shí)鐘計(jì)數(shù)器啟動(dòng)計(jì)數(shù)后再啟動(dòng)快時(shí)鐘計(jì)數(shù)器進(jìn)行計(jì)數(shù)；

步驟三、慢時(shí)鐘計(jì)數(shù)器記滿后停止計(jì)數(shù)，然后再停止快時(shí)鐘計(jì)數(shù)器計(jì)數(shù)；

步驟四、以快時(shí)鐘計(jì)數(shù)器停止計(jì)數(shù)的信號(hào)清除系統(tǒng)的測(cè)試啟動(dòng)位，讀取快時(shí)鐘計(jì)數(shù)器的數(shù)值，根據(jù)快時(shí)鐘計(jì)數(shù)器的計(jì)數(shù)值、慢時(shí)鐘計(jì)數(shù)器的計(jì)數(shù)值和已知的測(cè)試時(shí)鐘的頻率計(jì)算被測(cè)試時(shí)鐘的頻率。

所述時(shí)鐘頻率測(cè)試電路，包括：慢時(shí)鐘電路、快時(shí)鐘電路和系統(tǒng)時(shí)鐘；

所述系統(tǒng)時(shí)鐘電路包括：

一第四D觸發(fā)器，其數(shù)據(jù)輸出端輸出系統(tǒng)啟動(dòng)測(cè)試信號(hào)；

一第三兩級(jí)同步器，其數(shù)據(jù)輸出端與第五D觸發(fā)器的數(shù)據(jù)輸入端相連接，且該數(shù)據(jù)輸出端經(jīng)一反向器與第四與門(mén)的一輸入端相連接；

一第五D觸發(fā)器，其數(shù)據(jù)輸出端與第四與門(mén)的另一輸入端相連接；

一第四與門(mén)，其輸出端與所述第四D觸發(fā)器的同步復(fù)位端相連接，用于檢測(cè)快時(shí)鐘計(jì)數(shù)器的經(jīng)同步的啟動(dòng)信號(hào)下降沿，當(dāng)檢測(cè)到快時(shí)鐘計(jì)數(shù)器的經(jīng)同步的啟動(dòng)信號(hào)下降沿時(shí)，其輸出信號(hào)使所述第四D觸發(fā)器復(fù)位，同步清除系統(tǒng)啟動(dòng)測(cè)試信號(hào)；

所述第四D觸發(fā)器、第三兩級(jí)同步器和第五D觸發(fā)器的時(shí)鐘輸入端輸入系統(tǒng)時(shí)鐘信號(hào)；

所述快時(shí)鐘電路包括：

一第二兩級(jí)同步器，其數(shù)據(jù)輸出端與第三D觸發(fā)器的數(shù)據(jù)輸入端和第三與門(mén)的一輸入端相連接；

一第三D觸發(fā)器，其數(shù)據(jù)輸出端經(jīng)一反向器與第三與門(mén)的另一輸入端相連接，且該數(shù)據(jù)輸出端與快時(shí)鐘計(jì)數(shù)器的計(jì)數(shù)使能輸入端和所述第三兩級(jí)同步器的數(shù)據(jù)輸入端相連接；輸出快時(shí)鐘計(jì)數(shù)器的經(jīng)同步的啟動(dòng)信號(hào)；

一快時(shí)鐘計(jì)數(shù)器，其計(jì)數(shù)輸出端輸出快時(shí)鐘計(jì)數(shù)值；

一第三與門(mén)，其輸出端與所述快時(shí)鐘計(jì)數(shù)器的同步復(fù)位端相連接；

所述第二兩級(jí)同步器、第三D觸發(fā)器和快時(shí)鐘計(jì)數(shù)器的時(shí)鐘輸入端輸入快時(shí)鐘信號(hào)；

所述慢時(shí)鐘電路包括：

一第一兩級(jí)同步器，其數(shù)據(jù)輸入端與所述第四D觸發(fā)器的數(shù)據(jù)輸出端相連接，輸入系統(tǒng)啟動(dòng)測(cè)試信號(hào)；其數(shù)據(jù)輸出端與第一與門(mén)的一輸入端和第一D觸發(fā)器的數(shù)據(jù)輸入端相連接；

一第一D觸發(fā)器，其數(shù)據(jù)輸出端與第二與門(mén)的一輸入端相連接，且該數(shù)據(jù)輸出端經(jīng)一反向器與第一與門(mén)的另一輸入端相連接；

一慢時(shí)鐘計(jì)數(shù)器，其計(jì)數(shù)使能輸入端與第二與門(mén)的輸出端相連接，輸入慢時(shí)鐘計(jì)數(shù)器的啟動(dòng)信號(hào)；

一第一與門(mén)，其輸出端與所述慢時(shí)鐘計(jì)數(shù)器的同步復(fù)位端相連接；

一比較器，其反向輸入端與慢時(shí)鐘計(jì)數(shù)器的計(jì)數(shù)輸出端相連接，其正向輸入端輸入?yún)⒖贾担?/p>

一第二與門(mén)，其另一輸入端與所述比較器的輸出端相連接；

一第二D觸發(fā)器，其數(shù)據(jù)輸入端與第二與門(mén)的輸出端相連接；其數(shù)據(jù)輸出端與所述第二兩級(jí)同步器的數(shù)據(jù)輸入端相連接，輸出快時(shí)鐘計(jì)數(shù)器的未經(jīng)快時(shí)鐘電路同步的啟動(dòng)信號(hào)；

所述第一兩級(jí)同步器、第一D觸發(fā)器、慢時(shí)鐘計(jì)數(shù)器和第二D觸發(fā)器的時(shí)鐘輸入端輸入慢時(shí)鐘信號(hào)；