[發明專利]半導體結構及其制造方法

無效

• 申請號: 201210004034.9
• 申請日: 2012-01-06
• 公開（公告）號: CN103199101A
• 公開（公告）日: 2013-07-10
• 發明（設計）人: 黃宗義;邱建維;黃建豪
• 申請（專利權）人: 立锜科技股份有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/739;H01L21/331
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 陳肖梅;謝麗娜

技術領域

本發明涉及一種半導體結構及其制造方法，特別是指一種提高崩潰防護電壓的半導體結構及其制造方法。

背景技術

請參考圖3，顯示現有技術防護環(guard?ring)結構在逆向偏壓下的等電位線模擬圖。防護環結構一般耦接至接地電位或浮接，其目的在保護防護環結構所圍繞的受保護元件(未示出)。詳言之，當受保護元件操作時，在受保護元件外圍，若沒有防護環結構，當受保護元件外圍井區受逆向偏壓時，空乏區中的等電位線會在受保護元件外圍，形成密集的尖端，電場會超過受保護元件的物理結構所能承受。因此，其崩潰防護電壓相對較低。

如圖3所示，現有技術防護環結構包含埋槽23與摻雜區25，用以緩和受保護元件外圍的等電位線，使得電場下降，受保護元件可承受的電壓增加，因而提高其崩潰防護電壓。

然而，隨著元件應用與面積微縮的需要，崩潰防護電壓越來越難以維持。

有鑒于此，本發明即針對上述現有技術的不足，提出一種半導體結構及其制造方法，在不增加元件面積與過多制程步驟的情況下，提高受保護元件的崩潰防護電壓，以增加保護元件的應用范圍，并可整合于低壓元件的制程。

發明內容

本發明目的在于克服現有技術的不足與缺陷，提出一種半導體結構及其制造方法。

為達上述目的，本發明提供了一種半導體結構，形成于一第一導電型基板中，該第一導電型基板具有一上表面，該半導體結構包含：受保護元件，形成于該第一導電型基板中；至少一第一環狀埋槽，形成于該上表面下方，由上視圖視之，該第一環狀埋槽圍繞該受保護元件，且該第一環狀埋槽自該上表面向下，具有第一深度；以及至少一環狀摻雜區，形成于該上表面下方，由上視圖視之，該環狀摻雜區圍繞該第一環狀埋槽，且該環狀摻雜區的導電型為第二導電型，且該環狀摻雜區自該上表面向下，具有第二深度；其中，該第二深度不小于該第一深度。

為達上述目的，就另一觀點，本發明也提供了一種半導體結構制造方法，包含：提供一第一導電型基板，其具有一上表面；形成一受保護元件于該第一導電型基板中；形成至少一第一環狀埋槽于該基板上表面下方，由上視圖視之，該第一環狀埋槽圍繞該受保護元件，且該第一環狀埋槽自該上表面向下，具有第一深度；以及形成至少一環狀摻雜區于該上表面下方，由上視圖視之，該摻雜區圍繞該第一環狀埋槽，且該環狀摻雜區的導電型為第二導電型，且該環狀摻雜區自該上表面向下，具有第二深度；其中，該第二深度不小于該第一深度。

在一種較佳的實施例中，該受保護元件宜包含一高壓元件。

在上述實施例中，該半導體結構宜更包含一第二導電型基板，位于該第一導電型基板下方，其中該高壓元件為一絕緣柵雙極性晶體管(insulate?gate?bipolar?transistor，IGBT)，該第二導電型基板用以作為該IGBT的集極。

在另一種較佳的實施例中，該環狀摻雜區宜包括：至少一第二環狀埋槽，形成于該上表面下方，由上視圖視之，該第二環狀埋槽圍繞該第一環狀埋槽；以及至少一包覆摻雜區，對應于該第二環狀埋槽，形成于該第二環狀埋槽外圍該第一導電型基板中，于該上表面下方，包覆該第二環狀埋槽。

在上述實施例中，該第二環狀埋槽與該第一環狀埋槽宜利用相同制程步驟形成，且該包覆摻雜區由離子植入技術以不同角度植入加速離子形成。

下面通過具體實施例詳加說明，當更容易了解本發明的目的、技術內容、特點及其所達成的功效。

附圖說明

圖1A-1F顯示本發明的第一個實施例；

圖2A-2C顯示本發明的第二個實施例；

圖3、4、以及5，顯示三種不同深度d1與深度d2比例的半導體結構(防護環結構)在逆向偏壓下的等電位線模擬圖；

圖6顯示本發明半導體結構中受保護元件更具體的實施例。

圖中符號說明

10，11基板

13，23埋槽

15，25，352摻雜區

17受保護元件

19IGBT

191本體

193射極

195柵極

197集極

111上表面

131溝槽

132氧化層

351光阻

d1，d2深度

具體實施方式

本發明中的圖式均屬示意，主要意在表示制程步驟以及各層之間的上下次序關系，至于形狀、厚度與寬度則并未依照比例繪制。