[發明專利]半導體器件及其制造和封裝方法

有效

• 申請號: 201210003771.7
• 申請日: 2012-01-04
• 公開（公告）號: CN103000597A
• 公開（公告）日: 2013-03-27
• 發明（設計）人: 吳勝郁;郭庭豪;陳承先;鄭明達
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L23/488;H01L21/60
• 代理公司: 北京德恒律師事務所 11306
• 代理人: 陸鑫;房嶺梅

相關申請的交叉參考

本申請涉及下列共同待決且共同轉讓的專利申請：于2011年2月8日提交的，標題為“用于半導體器件的伸長的凸塊結構(Elongated?Bump?Structure?for?Semiconductor?Devices)”的第13/023,011號專利申請，以及于2010年10月21日提交的，標題為“用于低應力芯片封裝件的向心性布局(Centripetal?Layout?for?Low?Stress?Chip?Package)”的第12/908,946號專利申請，特此將這些申請結合與此作為參考。

技術領域

本發明涉及半導體器件及其制造和封裝方法。

背景技術

半導體器件用于各種電子用途，作為實例，如個人電腦、手機、數碼相機、和其他電子設備。通常通過在半導體襯底上方相繼沉積絕緣層或介電層、導電層、以及材料半導體層，并采用光刻圖案化各種材料層以在其上形成電路組件和元件，來制造半導體器件。

通常在單個半導體晶圓上制造數十個或者數百個集成電路。通過沿著切割線(scribe?line)切割集成電路來分割(singulated)單獨的管芯。然后，例如，將這些單獨的管芯以多芯片模塊或者以其他封裝類型分別封裝。

用于半導體器件的一種封裝類型被稱為跡線上凸塊(BOT)封裝。在半導體晶圓的管芯上形成焊料凸塊，并分割管芯。采用焊料回流工藝將管芯或者“倒裝芯片”接合或者焊接至BOT封裝件上的跡線。

當將管芯的焊料凸塊接合至BOT封裝件上的跡線時可能存在不對準的問題，這可能導致管芯間隙不一致。在一些情況中，由于不對準可能不能進行電連接，這增加了封裝產品的成品率損失。

因此，本領域中需要的是用于半導體器件的改進封裝技術。

發明內容

為了解決現有技術中存在的問題，根據本發明的一個方面，提供了一種半導體器件，包括：集成電路；以及連接至所述集成電路的表面的多個銅柱，其中所述多個銅柱包含伸長形狀，并且其中，所述多個銅柱的至少50％以基本上向心的取向布置。

在上述半導體器件中，其中，所有連接至所述集成電路的表面的所述多個銅柱都以基本上對稱的取向布置。

在上述半導體器件中，其中，所有連接至所述集成電路的表面的所述多個銅柱都以基本上向心的取向布置。

在上述半導體器件中，其中，所有位于所述集成電路的表面的外周區域中的所述多個銅柱都以基本上對稱的取向布置或者以基本上向心的取向布置。

在上述半導體器件中，其中，所有位于所述集成電路的表面的中心區域中的所述多個銅柱都包含基本上對稱的取向或者都以基本上向心的取向布置。

在上述半導體器件中，其中，所述多個銅柱包含卵形、橢圓形、或跑道形狀。

在上述半導體器件中，其中，所述多個銅柱包含卵形、橢圓形、或跑道形狀，并且其中，在接近所述集成電路的表面的角落的外周區域中的所述多個銅柱中的至少一個包含在對角線方向上的取向。

在上述半導體器件中，其中，所述多個銅柱包含卵形、橢圓形、或跑道形狀，并且其中，在接近所述集成電路的表面的角落的外周區域中的所述多個銅柱中的至少一個包含在對角線方向上的取向，并且其中，接近所述集成電路的表面的第一邊緣的多個銅柱以水平方向取向，并且其中，接近所述集成電路的表面的第二邊緣的多個銅柱以垂直方向取向。

在上述半導體器件中，其中，所述多個銅柱包含卵形、橢圓形、或跑道形狀，并且其中，在接近所述集成電路的表面的角落的外周區域中的所述多個銅柱中的至少一個包含在對角線方向上的取向，并且其中，接近所述集成電路的表面的第一邊緣的多個銅柱以水平方向取向，并且其中，接近所述集成電路的表面的第二邊緣的多個銅柱以垂直方向取向，并且其中，所述集成電路的表面的所述第二邊緣鄰近所述集成電路的表面的所述第一邊緣，其中，接近所述集成電路的表面的第三邊緣的多個銅柱以水平方向取向，所述第三邊緣與所述第一邊緣相對，并且其中，接近所述集成電路的表面的第四邊緣的多個銅柱以垂直方向取向，所述第四邊緣與所述第二邊緣相對。

根據本發明的另一方面，還提供了一種包括上述半導體器件的封裝半導體器件，進一步包括跡線上凸塊(BOT)封裝件，所述BOT封裝件連接至所述集成電路，所述BOT封裝件包括襯底和在所述襯底上設置的多個跡線，其中所述集成電路的所述多個銅柱連接至所述BOT封裝件上的所述多個跡線。