[發明專利]高精度時間間隔測量裝置

無效

• 申請號: 201210001724.9
• 申請日: 2012-01-04
• 公開（公告）號: CN102621878A
• 公開（公告）日: 2012-08-01
• 發明（設計）人: 易春林;馮偉;狄長安;孔德仁;張朗;周濤;呂永柱;谷鴻平;李廣嘉;栗保華
• 申請（專利權）人: 西安近代化學研究所
• 主分類號: G04F10/00
• 分類號: G04F10/00;G04F10/04
• 代理公司: 陜西電子工業專利中心 61205
• 代理人: 程曉霞

1.一種高精度時間間隔測量裝置，其特征在于：包括有：信號調理模塊、FPGA模塊、單片機模塊、顯示模塊、高精度晶振和電源模塊，通過區截裝置產生的信號接信號調理模塊，信號調理模塊的輸出接FPGA模塊的輸入端，高精度晶振的時鐘信號接FPGA模塊的專用時鐘輸入端，FPGA模塊的輸出端接單片機模塊，單片機模塊將數據處理和計算結果通過顯示電路模塊顯示結果；所述FPGA模塊內設有信號捕捉單元、計數器組單元、鎖相環單元，FPGA模塊2對經信號調理模塊整形后的方波脈沖信號進行捕捉并整合后送入計數器組單元，外部高精度晶振1在FPGA模塊2內部倍頻單元鎖相環的作用下進行倍頻、去抖動，得到一高頻時鐘，送入鎖相環單元中，在鎖相環單元中移相控制產生N路頻率相同具有固定相位差的多路時鐘信號，作為計數器組的基準時鐘分別驅動計數器在時間間隔信號T內于各自時鐘周期內進行脈沖計數，或者說整形后的時間間隔信號T分別與N路頻率相同具有固定相位差的多路時鐘信號進行比對，得到的結果即計數值通過FPGA模塊2傳送給單片機模塊3，在單片機模塊3內進行數據處理，得到的計算結果送給顯示電路模塊4，實現時間間隔測量值實時顯示。

2.根據權利要求1所述的高精度時間間隔測量裝置，其特征在于：外部高精度晶振1采用50MHz高精度晶振；FPGA模塊選用CycloneIII系列的EP3C16QFPGA；單片機采用MSP430F149；顯示電路模塊采用MAX7219串行接口8位LED顯示驅動器。

3.根據權利要求2所述的高精度時間間隔測量裝置，其特征在于：利用FPGA設計工具QuartusII中的Mega?Wizard訂制鎖相環PLL，將外部50MHz時鐘通過FPGA專用引腳接到PLL0的inclk0端，PLL0將其倍頻至250MHz后作為基準時鐘輸出3路給PLL1、PLL2和PLL3；PLL1～PLL3通過FPGA內部全局時鐘線并聯，每個PLL的inclk0輸入端分別和PLL0的c0～c2相連；3個PLL控制信號完全一樣，但每個PLL中5個輸出時鐘相位設置不同，依次遞增22.5°，再加上PLL0的一路337.5°相移時鐘，構成16路移相信號。