[發明專利]高精度時間間隔測量裝置

無效

• 申請號: 201210001724.9
• 申請日: 2012-01-04
• 公開（公告）號: CN102621878A
• 公開（公告）日: 2012-08-01
• 發明（設計）人: 易春林;馮偉;狄長安;孔德仁;張朗;周濤;呂永柱;谷鴻平;李廣嘉;栗保華
• 申請（專利權）人: 西安近代化學研究所
• 主分類號: G04F10/00
• 分類號: G04F10/00;G04F10/04
• 代理公司: 陜西電子工業專利中心 61205
• 代理人: 程曉霞

技術領域

本發明屬于時間間隔測量技術領域，主要涉及針對高速運動物體區截時間的精確測量，具體是一種高精度時間間隔測量裝置。用于高速運動中的速度測試，或者說為高速運動中的速度測試提供高精度的時間間隔測量裝置。

背景技術

在高速運動質點速度測試中，時間間隔是需要經常測試的參數。用來完成時間間隔測量的測時儀種類較多，但在高速運動質點速度測量中，由于速度高，測速距離小，測試環境復雜，容易受到電磁和電源波動的干擾，與普通環境下的計時相比，用于高速運動質點試驗的測時儀對響應、精度、分辨率和抗干擾的要求更高。目前國內外的各類測時儀存在著以下幾個方面的問題：

采用直接計數法原理研制的測時儀，以記錄晶振振蕩脈沖數目的方法來測定時間間隔，工作原理簡單，測量范圍大，線性好，但此類測時儀不能獲得較高的分辨率。

采用倍頻的手段將晶振頻率提升后輸出，可以在一定程度上提高測時儀的分辨率和精度，但是倍頻容易出現相位抖動等現象，而且倍頻系數越高，抖動越明顯，這在一定程度上限制了倍頻的應用。

模擬內插法利用電容充放電技術對微小時間間隔進行測量放大，理論上可以獲得較高的測量精度，但非線性較大，容易受到噪聲干擾。

游標法工作原理類似于游標卡尺，在本質上是一種數字擴展法。理論上用游標法實現的芯片可以獲得高分辨率，但其需要高穩定度的可啟動振蕩器和高精度的重合檢測電路，價格高，技術復雜。

隨著集成電路、可編程邏輯器件的應用與發展，延遲內插技術、移相技術也廣泛應用于高精度時間間隔測量中。延遲內插技術基本原理是利用電子器件單元固定的延時作為標尺來實現對時間間隔的測量。延遲線法結構簡單，易于單片集成，可實現對微小時間間隔的測量，缺點是隨著測量分辨率的提高，要求延遲線長度越來越短，當所測時間間隔值較大時，延遲線數量將大大增加。移相技術基本原理是利用n路頻率相同但具有固定相位差的時鐘信號作為計數時鐘驅動計數器，取其計數平均值作為最終測量結果，能夠將測量分辨率提高到參考時鐘的1/n，但該方法沒有充分利用獲得時鐘的相位信息，時鐘頻率較高時會導致相移分辨率降低，高精度測量較困難。

經本發明申請人在一定范圍內的文獻檢索，沒有查到更加密切的相關資料。

發明內容

本發明的目的是對針對現有技術中存在時間測量誤差較大的技術問題，提供一種能在一定晶振頻率下，測量分辨率高，測量速度快，提高測量精度，減小測量誤差，實現時間間隔精確測量實時顯示的高精度時間間隔測量裝置，該測量裝置基于相位調制的高精度時間間隔測量方法，不僅在一定晶振頻率下，測量精度高，測量分辨率高，測量速度快，而且易于在FPGA內集成，擴展靈活。

實現本發明目的的技術解決方案說明如下：

本發明是一種高精度時間間隔測量裝置，包括有：信號調理模塊、FPGA模塊、單片機模塊、顯示模塊、高精度晶振和電源模塊，通過區截裝置產生的信號接信號調理模塊，信號調理模塊的輸出接FPGA模塊，高精度晶振的時鐘信號接FPGA模塊的專用時鐘輸入端，FPGA模塊的輸出端接單片機模塊，單片機模塊將數據處理和計算結果通過顯示電路模塊顯示。。FPGA模塊內設有信號捕捉單元、計數器組單元、鎖相環單元，FPGA模塊對經信號調理模塊整形后的方波脈沖信號T進行捕捉后送入計數器組單元，外部高精度晶振在FPGA模塊內部倍頻單元鎖相環的作用下進行倍頻、去抖動，得到一高頻時鐘，之后通過鎖相環移相控制產生N路頻率相同具有固定相位差的多路時鐘信號，作為計數器組的基準時鐘，分別驅動計數器在時間間隔信號T內于各自時鐘周期內進行脈沖計數，或者說整形后的時間間隔信號T分別與N路頻率相同具有固定相位差的多路時鐘信號進行比對，得到的結果通過FPGA模塊傳送給單片機模塊，在單片機模塊內進行數據處理，得到的計算結果送給顯示電路模塊，實現時間間隔測量值實時顯示。電源模塊為各個構成部分提供電源。

在高精度時間間隔測量裝置中FPGA模塊是本發明測時設計的關鍵，FPGA模塊主要實現系統中信號捕捉、倍頻移相以及計數器功能。

單片機模塊主要負責從FPGA處獲取數據，并對獲得的數據進行必要的處理，計算出時間間隔測量值，送入顯示模塊。

本發明采用FPGA作為硬件實現平臺，搭建容易而且成本較低。通過FPGA內嵌鎖相環對時鐘進行管理，可以精確輸出符合條件的相移時鐘。利用FPGA的在線重構性和可配置計算能力，設計者能夠在不流片的情況下完成對設計原型的驗證和修改，這使得本發明在實現了小型化、集成化和高可靠性的同時，減少了風險，降低了成本，縮短了設計周期。