[發(fā)明專利]具有金屬-絕緣體-金屬閾值開關(guān)的解碼器電路

無效

• 申請?zhí)枺?/td>: 201180074578.6
• 申請日: 2011-11-04
• 公開（公告）號: CN103890853A
• 公開（公告）日: 2014-06-25
• 發(fā)明（設(shè)計）人: M.D.皮克特;G.M.里貝羅
• 申請（專利權(quán)）人: 惠普發(fā)展公司;有限責(zé)任合伙企業(yè)
• 主分類號: G11C8/10
• 分類號: G11C8/10
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 王洪斌;徐紅燕

背景技術(shù)

解碼器和解復(fù)器（de-multiplexer）在數(shù)字電路中具有廣泛的應(yīng)用，包括通信路由、存儲器尋址和計算。解碼器和解復(fù)器可以被制造為集成電路（IC）上的互補金屬氧化物半導(dǎo)體（CMOS）邏輯電路。然而，在一些應(yīng)用中，令人期望的是：在不使用CMOS器件的晶體硅的情形下制造解碼器電路。已提出了不需要CMOS器件的解碼方案，諸如，納米線場效應(yīng)晶體管（FET）邏輯、電阻器邏輯、或者二極管邏輯。然而，電阻器和二極管邏輯中固有的負載效應(yīng)（例如，電壓降）使選擇差數(shù)（例如，“開”和“關(guān)”之間的差）最小化到一點，在該點這種邏輯對于幾個實際的解碼器應(yīng)用（諸如，存儲器尋址）是不可實施的。此外，納米線方法需要在制造期間自下而上裝配，在給定生產(chǎn)IC的當(dāng)前半導(dǎo)體加工技術(shù)的情況下，這可能無法實施。

附圖說明

發(fā)明的一些實施例相對于接下來的圖描述：

圖1是示出了依據(jù)示例性實現(xiàn)方式的解碼器電路的示意圖；

圖2示出了依據(jù)示例性實現(xiàn)方式的把通過NDR開關(guān)的電流與橫跨所述NDR開關(guān)的電壓相關(guān)的示圖；

圖3是依據(jù)示例性實現(xiàn)方式的示出了存儲器控制器電路的框圖；

圖4是示出了依據(jù)示例性實現(xiàn)方式的集成電路（IC）器件的示圖；以及

圖5示出了依據(jù)示例性實現(xiàn)方式的MIM閾值開關(guān)的橫截面。

具體實施方式

描述了具有負差分電阻（NDR）器件的解碼器電路。在實施例中，解碼器電路包括多個輸入線路、偏置邏輯、多個輸出線路和多個金屬-絕緣體-金屬（MIM）閾值開關(guān)。所述輸入線路接收選擇信號。所述偏置邏輯提供電壓偏置。所述輸出線路提供輸出信號。所述MIM閾值開關(guān)被耦合到輸入線路、偏置邏輯和輸出線路。每個MIM閾值開關(guān)操作為電流控制的正電阻或負電阻，以把選擇信號的輸入邏輯狀態(tài)映射到輸出信號的輸出邏輯狀態(tài)。在示例中，兩個這種解碼器電路可以被用于為存儲器單元的陣列分別提供行選擇和列選擇信號。在示例中，解碼器電路可以在薄膜集成電路（IC）上形成，其中，每個MIM閾值開關(guān)使用金屬膜、絕緣體膜、和另一個金屬膜形成。在示例中，具有MIM閾值開關(guān)的解碼器電路可以被形成為IC管芯頂部上的薄膜。例如，具有MIM閾值開關(guān)的薄膜解碼器電路可以在存儲器IC管芯上形成以提供存儲器控制器的功能。

已提出幾項技術(shù)用于解碼應(yīng)用，但每一項都具有不同的限制。基于互補金屬氧化物半導(dǎo)體（CMOS）的器件使用CMOS器件（諸如，場效應(yīng)集體管（FET））提供了可靠的解碼器電路，但這種器件在晶體硅中形成。因此，基于CMOS的解碼器可以在存儲器IC中占據(jù)相當(dāng)大的硅面積。電阻器/二極管邏輯可以在不同于晶體硅的基底上形成，但所述電阻器/二極管器件具有較大的電壓降，其消耗了用于選擇所述器件的大部分差數(shù)（例如，“開”和“關(guān)”之間的電壓差）。因此，電阻器/二極管邏輯不是針對較大解碼器電路（諸如，大存儲器陣列所需的那些）的可實施的解決方案。納米線FET邏輯需要自下而上的工藝，這妨礙了IC的可靠制造。在此描述的實施例中的解碼器電路包括MIM器件，其可以被選擇/不選擇以提供所述解碼器的數(shù)字邏輯。基于MIM閾值開關(guān)的器件提供了可管理的電壓差數(shù)并且是基底無關(guān)的。在示例中，基于MIM閾值開關(guān)的解碼器器件可以使用薄膜工藝形成。MIM器件的電流控制負電阻特性對比于基于電阻器/二極管的器件實現(xiàn)合理的差數(shù)。可以相對于接下來的示例性實現(xiàn)方式理解解碼器電路的實施例。

圖1是示出了依據(jù)示例性實現(xiàn)方式的解碼器電路100的示意圖。解碼器電路100包括輸入線路102-0和102-1（統(tǒng)稱為輸入線路102）、偏置線路104、標(biāo)注為R1至R8多個電阻器、標(biāo)注為X1至X10多個開關(guān)、和輸出線路106-0至106-3（統(tǒng)稱為輸出線路106）。偏置線路104可以被耦合到電壓源108，來為偏置解碼器電路100提供電壓Vcc。輸入線路102-0和102-1分別接收數(shù)字信號A0和A1。數(shù)字信號A0和A1可以具有電壓Vcc或參考電壓。出于示例清楚的目的，所述參考電壓被假定為電接地（0伏）。假定Vcc和所述參考電壓之間的差數(shù)表示邏輯低（0）和邏輯高（1）之間的差。信號A0和A1表示2位輸入符號。解碼器電路100響應(yīng)于輸入信號A0和A1產(chǎn)生輸出信號B0至B3。所述信號B0至B3表示4位輸出符號。在本示例中，輸入符號A1A0和輸出符號B3B2B1B0之間的關(guān)系如下：其中“0”表示邏輯低或參考電壓，以及“1”表示邏輯高或Vcc：