[發明專利]具有金屬-絕緣體-金屬閾值開關的解碼器電路

無效

• 申請號: 201180074578.6
• 申請日: 2011-11-04
• 公開（公告）號: CN103890853A
• 公開（公告）日: 2014-06-25
• 發明（設計）人: M.D.皮克特;G.M.里貝羅
• 申請（專利權）人: 惠普發展公司;有限責任合伙企業
• 主分類號: G11C8/10
• 分類號: G11C8/10
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 王洪斌;徐紅燕

1.一種解碼器電路，包括：

多個輸入線路，用于接收選擇信號；

偏置邏輯，用于提供電壓偏置；

多個輸出線路，用于提供輸出信號；

耦合到所述多個輸入線路、偏置邏輯和多個輸出線路的多個金屬-絕緣體-金屬MIM閾值開關，所述多個MIM閾值開關中的每一個操作為電流控制的正電阻或負電阻，用以把選擇信號的輸入邏輯狀態映射到輸出信號的輸出邏輯狀態。

2.如權利要求1所述的解碼器電路，其中，所述多個MIM閾值開關包括：

第一級，具有耦合到所述偏置邏輯和多個輸入線路的第一多個MIM閾值開關，用以相對于選擇信號提供邏輯反相的選擇信號；以及

第二級，具有第二多個MIM閾值開關，所述第二多個MIM閾值開關與所述第一級并聯地耦合到所述偏置邏輯，以及耦合到多個輸入線路、多個輸出線路和所述第一級，用以接收反相的選擇信號。

3.如權利要求2所述的解碼器電路，其中，第二多個MIM閾值開關邏輯地提供彼此并聯地耦合到所述偏置邏輯的多個與門，所述多個與門均具有接收選擇信號和邏輯反相的選擇信號的輸入以及分別耦合到多個輸出線路以提供輸出信號的輸出。

4.如權利要求2所述的解碼器電路，其中，第一多個MIM閾值開關邏輯地提供彼此并聯地耦合到所述偏置邏輯的多個反相器門，所述多個反相器門均具有接收選擇信號中的一個的輸入以及提供邏輯反相的選擇信號中的一個的輸出。

5.如權利要求1所述的解碼器電路，其中，所述偏置邏輯包括多個電阻。

6.一種存儲器控制器電路，包括：

第一解碼器電路，用于提供行選擇信號；以及

第二解碼器電路，用于提供列選擇信號；

其中，所述第一解碼器電路和第二解碼器電路中的每一個包括：

???????多個輸入線路，用于接收選擇信號；

???????偏置邏輯，用于提供電壓偏置；

???????多個輸出線路，用于提供輸出信號；

???????耦合到所述多個輸入線路、偏置邏輯和多個輸出線路的多個金屬-絕緣體-金屬MIM閾值開關，多個MIM閾值開關中的每一個操作為電流控制的正電阻或負電阻，用以把選擇信號的輸入邏輯狀態映射到輸出信號的輸出邏輯狀態。

7.如權利要求6所述的存儲器控制器電路，其中，所述第一和第二解碼器電路中的每一個中的多個MIM閾值開關包括：

第一級，具有耦合到所述偏置邏輯和多個輸入線路的第一多個MIM閾值開關，用以相對于選擇信號提供邏輯反相的選擇信號；以及

第二級，具有第二多個MIM閾值開關，所述第二多個MIM閾值開關與所述第一級并聯地耦合到所述偏置邏輯，以及耦合到多個輸入線路、多個輸出線路和所述第一級，用以接收反相的選擇信號。

8.如權利要求6所述的存儲器控制器電路，其中，所述第一和第二解碼器電路中的每一個中的偏置邏輯包括多個電阻。

9.如權利要求6所述的存儲器控制器電路，其中，所述第一和第二解碼器電路被形成在薄膜集成電路IC中。

10.如權利要求9所述的存儲器控制器電路，其中，使用第一金屬膜、絕緣膜和第二金屬膜把多個MIM閾值開關中的每一個形成在所述薄膜IC上。

11.一種集成電路IC器件，包括：

具有在基底上形成的導電互連的IC管芯；以及

在IC管芯上形成并電耦合到所述導電互連的薄膜器件，所述薄膜器件具有解碼器電路，解碼器電路包括：

???????多個輸入線路，用于接收選擇信號；

???????偏置邏輯，用于提供電壓偏置；

???????多個輸出線路，用于提供輸出信號；

???????耦合到所述多個輸入線路、偏置邏輯和多個輸出線路的多個金屬-絕緣體-金屬MIM閾值開關，所述多個MIM閾值開關中的每一個操作為電流控制的正電阻或負電阻，用以把選擇信號的輸入邏輯狀態映射到輸出信號的輸出邏輯狀態。

12.如權利要求11所述的IC器件，其中，薄膜器件包括在所述導電互連的層上形成的多個薄膜層。

13.如權利要求11所述的IC器件，其中，使用第一金屬膜、絕緣膜和第二金屬膜把多個MIM閾值開關中的每一個形成在所述薄膜器件上。